特許
J-GLOBAL ID：201103009493114191
半導体装置の製造方法
発明者：
出願人/特許権者：
代理人 (3件)：
内藤 浩樹
, 永野 大介
, 藤井 兼太郎
公報種別：特許公報
出願番号（国際出願番号）：特願2001-106765
公開番号（公開出願番号）：特開2002-305197
特許番号：特許第4483116号
出願日： 2001年04月05日
公開日（公表日）： 2002年10月18日
請求項（抜粋）：
【請求項1】 基板上に第1の絶縁膜を形成する工程(a)と、
前記第1の絶縁膜を所定の深さまで除去して凹部を形成する工程(b)と、
前記凹部を含む前記第1の絶縁膜上の全面に、第2の絶縁膜を形成する工程(c)と、
前記第1の絶縁膜上の前記第2の絶縁膜をCMP法によって研磨除去して、前記凹部内のみに前記第2の絶縁膜を残存させる工程(d)と、
前記工程(d)の後に、前記第1の絶縁膜をエッチングして第1の溝又は第1の接続孔を形成するとともに、少なくとも前記第2の絶縁膜をエッチングして複数の第2の溝または第2の接続孔を形成する工程(e)と、
前記工程(e)の後に、前記基板上の全面に、少なくとも金属膜を形成する工程(f)と、
前記第1の絶縁膜よりも前記第2の絶縁膜の方が研磨速度が遅い条件で、前記金属膜をCMP法によって研磨し、前記複数の第1の溝または第1の接続孔、及び前記複数の第2の溝または第2の接続孔に前記金属膜を選択的に埋め込み、複数の配線またはプラグを形成する工程(g)と、
前記工程(g)の後に、前記基板上の全面をCMP法によって研磨して、少なくとも前記第1及び第2の絶縁膜の一部を除去する工程(h)とを備え、
前記工程(e)は、前記第1の溝又は前記第1の接続孔よりも、前記第2の溝又は前記第2の接続孔の方が密集するように形成することを特徴とする半導体装置の製造方法。
IPC (4件)：
H01L 21/3205 ( 200 6.01)
, H01L 21/768 ( 200 6.01)
, H01L 23/522 ( 200 6.01)
, H01L 21/304 ( 200 6.01)
H01L 21/88 K
, H01L 21/90 M
, H01L 21/304 622 X
