特許
J-GLOBAL ID：201103010652683060
絶縁体、電子素子内蔵型印刷回路基板、及び電子素子内蔵型印刷回路基板の製造方法
発明者：
,
,
,
出願人/特許権者：
代理人 (2件)：
三好 秀和
, 伊藤 正和
公報種別：公開公報
出願番号（国際出願番号）：特願2010-128810
公開番号（公開出願番号）：特開2011-018893
出願日： 2010年06月04日
公開日（公表日）： 2011年01月27日
要約：
【課題】絶縁体、電子素子内蔵型印刷回路基板、及び電子素子内蔵型印刷回路基板の製造方法を提供する。【解決手段】本発明に係る電子素子内蔵型印刷回路基板の製造方法は、キャビティにより貫通され、表面に回路パターンが設けられたコア基板を提供する工程と、コア基板の下面にキャビティをカバーするように接着層を付着する工程と、キャビティに対応する接着層の上面に電子素子を配置する工程と、キャビティが充填されるようにコア基板の上面に補強材が含浸されていない第1絶縁体を積層して回路パターンをカバーする工程と、コア基板の上下側に、補強材が含浸された第2絶縁体を積層する工程と、を含むことを特徴とする。【選択図】図5
請求項（抜粋）：
キャビティにより貫通され、表面に回路パターンが設けられたコア基板を提供する工程と、
前記コア基板の下面に前記キャビティをカバーするように接着層を付着する工程と、
前記キャビティに対応する前記接着層の上面に電子素子を配置する工程と、
前記キャビティが充填されるように、前記コア基板の上面に補強材が含浸されていない第1絶縁体を積層して前記回路パターンをカバーする工程と、
前記コア基板の上下側に、補強材が含浸された第2絶縁体を積層する工程と、
を含むことを特徴とする電子素子内蔵型印刷回路基板の製造方法。
IPC (1件)：
FI (3件)：
H05K3/46 Q
, H05K3/46 T
, H05K3/46 G
5E346AA02
, 5E346AA12
, 5E346AA15
, 5E346AA26
, 5E346CC02
, 5E346CC04
, 5E346CC08
, 5E346CC09
, 5E346CC32
, 5E346DD02
, 5E346EE06
, 5E346EE07
, 5E346FF45
, 5E346HH11
, 5E346HH24
, 5E346HH33
出願人引用 (6件)
全件表示
審査官引用 (6件)
全件表示
前のページに戻る
