特許
J-GLOBAL ID:201103011754582311
トランジスタ回路
発明者:
,
出願人/特許権者:
代理人 (3件):
机 昌彦
, 木村 明隆
, 浅井 俊雄
公報種別:公開公報
出願番号(国際出願番号):特願2010-142280
公開番号(公開出願番号):特開2011-049529
出願日: 2010年06月23日
公開日(公表日): 2011年03月10日
要約:
【課題】 高耐圧の薄膜トランジスタと高電流駆動能力を持った薄膜トランジスタを同一基板上に形成する。【解決手段】 絶縁性基板上に形成され、半導体層、ソース領域、ドレイン領域で構成される薄膜トランジスタを備えるトランジスタ回路において、半導体層の下側に第1の絶縁層を介してボトムゲート層があり、半導体層を挟んでボトムゲート層と対向する側に第2の絶縁層を介してトップゲート層を具備した少なくとも一つの第1の薄膜トランジスタと、半導体層の下側に第1の絶縁層を介してボトムゲート層のみを具備する少なくとも一つの第2の薄膜トランジスタと、を同一基板上に形成したことを特徴とする。【選択図】 図2
請求項(抜粋):
絶縁性基板上に形成され、半導体層、ソース領域、ドレイン領域で構成される薄膜トランジスタを備えるトランジスタ回路において、前記半導体層の下側に第1の絶縁層を介してボトムゲート層があり、前記半導体層を挟んで前記ボトムゲート層と対向する側に第2の絶縁層を介してトップゲート層を具備した少なくとも一つの第1の薄膜トランジスタと、前記半導体層の下側に前記第1の絶縁層を介して前記ボトムゲート層のみを具備する少なくとも一つの第2の薄膜トランジスタと、を同一基板上に形成したことを特徴とするトランジスタ回路。
IPC (5件):
H01L 29/786
, H01L 21/336
, H01L 27/08
, H01L 21/823
, H01L 27/088
FI (6件):
H01L29/78 612B
, H01L29/78 617N
, H01L29/78 617K
, H01L29/78 617S
, H01L27/08 331E
, H01L27/08 102C
Fターム (56件):
5F048AA05
, 5F048AA09
, 5F048AB10
, 5F048AC01
, 5F048BA14
, 5F048BA16
, 5F048BB01
, 5F048BB02
, 5F048BB09
, 5F048BB11
, 5F048BB16
, 5F048BC06
, 5F048BC16
, 5F048BD02
, 5F048BF16
, 5F048BG01
, 5F048BG03
, 5F048BG07
, 5F110AA07
, 5F110AA16
, 5F110BB02
, 5F110CC04
, 5F110DD02
, 5F110DD03
, 5F110DD13
, 5F110DD14
, 5F110DD17
, 5F110EE02
, 5F110EE03
, 5F110EE04
, 5F110EE30
, 5F110FF01
, 5F110FF02
, 5F110FF03
, 5F110FF04
, 5F110FF09
, 5F110GG02
, 5F110GG13
, 5F110GG15
, 5F110GG25
, 5F110GG44
, 5F110HJ01
, 5F110HJ12
, 5F110HK09
, 5F110HK16
, 5F110HK25
, 5F110HM14
, 5F110HM15
, 5F110NN03
, 5F110NN23
, 5F110NN24
, 5F110NN44
, 5F110NN77
, 5F110NN78
, 5F110PP03
, 5F110QQ11
引用特許:
審査官引用 (8件)
-
半導体装置
公報種別:公開公報
出願番号:特願平9-272928
出願人:株式会社デンソー
-
半導体素子及び撮像装置
公報種別:公開公報
出願番号:特願2002-006192
出願人:カシオ計算機株式会社
-
電子回路、画素回路および光検出回路
公報種別:公開公報
出願番号:特願2007-263000
出願人:セイコーエプソン株式会社
全件表示
前のページに戻る