特許
J-GLOBAL ID：201103011952554013

半導体装置及びその制御方法

発明者：
梶谷 一彦

梶谷 一彦 について

, 
関口 知紀

関口 知紀 について

, 
小埜 和夫

小埜 和夫 について


出願人/特許権者：
エルピーダメモリ株式会社

エルピーダメモリ株式会社 について


代理人 (4件)： 棚井 澄雄 ,  高橋 詔男 ,  大房 直樹 ,  大浪 一徳
公報種別：公開公報
出願番号（国際出願番号）：特願2010-001981
公開番号（公開出願番号）：特開2011-141928
出願日： 2010年01月07日
公開日（公表日）： 2011年07月21日
要約：
【課題】パイプライン動作を行う場合に半導体メモリに対するアクセスにおける使い勝手を向上させる。【解決手段】各メモリコアMEMが、複数のメモリバンクBANK0〜3に共通に設けられたアドレスバスABUS及びリードライトバスRWBUSと、コマンドデコーダ213からの制御信号に基づいて、アドレスバス上のアドレス情報を取り込むアドレス遅延回路222と、データ読出し動作時はリードライトバス上に読み出すべきデータを一時保持するデータ出力ラッチ237と、データ書込み動作時はリードライトバス上の書き込むべきデータを一時保持するデータ入力ラッチ238とを備え、各メモリバンクに対する各一回のデータ読出し又は書込みアクセスを順次行う一連のデータアクセスを一サイクルとして当該サイクルが繰り返し実行されるように複数のメモリバンクに対するデータアクセスがパイプライン化されている。【選択図】図11
請求項（抜粋）：
単一の半導体基板上に複数のメモリコアを備え、これらメモリコアの夫々は、複数のメモリバンク、複数のコマンド端子、複数のアドレス端子、複数のデータ端子、前記複数のコマンド端子から供給されるコマンドをデコードして各種の制御信号を発生するコマンドデコーダ、前記複数のアドレス端子からのアドレス情報が転送されると共に前記複数のメモリバンクに対して共通に設けられたアドレスバス、ならびにデータ読出し動作時は前記複数のデータ端子に出力されるべきデータが転送される一方データ書込み動作時は前記複数のデータ端子から取り込まれたデータが転送される共に前記複数のメモリバンクに対して共通に設けられたデータリード/ライトバスを具備して、各メモリコアに対するデータのリード/ライト動作を互いに独立して行える半導体装置であって、 前記複数のメモリバンクの夫々は、複数のメモリセルを有するメモリアレイを備えると共に、前記コマンドデコーダからの前記制御信号に基づく制御の下で、前記アドレスバス上のアドレス情報を取り込むアドレスバッファと、前記データ読出し動作時は前記データリード/ライトバス上に読み出すべきデータを一時的に保持するデータ出力バッファと、前記データ書込み動作時は前記データリード/ライトバス上の書き込むべきデータを一時的に保持するデータ入力バッファと、前記アドレスバッファに取り込まれたアドレス情報に応答して選択したメモリセルに対するアクセスを行うと共に、前記データ読出し動作時は前記読み出すべきデータを前記選択したメモリセルから前記データ出力バッファに供給する一方前記データ書込み時は前記書き込むべきデータを前記選択したメモリセルに前記データ入力バッファから供給するアクセス回路とを備え、 前記複数のメモリバンクのそれぞれに対する一回ずつのデータ読出しまたは書込みアクセスを順次行う一連のデータアクセスを一サイクルとして当該サイクルが繰り返し実行されるように、前記複数のメモリバンクに対するデータアクセスがパイプライン化されている、 半導体装置。
IPC (1件)：
G11C 11/401
FI (3件)：
G11C11/34 362H ,  G11C11/34 362C ,  G11C11/34 371K
Fターム (20件)：
5M024AA49 ,  5M024AA50 ,  5M024BB30 ,  5M024BB33 ,  5M024BB34 ,  5M024DD39 ,  5M024DD59 ,  5M024JJ12 ,  5M024JJ20 ,  5M024JJ22 ,  5M024KK26 ,  5M024KK35 ,  5M024LL01 ,  5M024LL11 ,  5M024LL20 ,  5M024PP01 ,  5M024PP02 ,  5M024PP05 ,  5M024PP07 ,  5M024PP10
引用特許：
出願人引用 (5件)
全件表示
審査官引用 (5件)
全件表示

前のページに戻る

TOP

BOTTOM