特許
J-GLOBAL ID：201103020487431626
パターン形成方法及び半導体装置の製造方法
発明者：
,
,
,
,
出願人/特許権者：
代理人 (1件)：
日向寺 雅彦
公報種別：公開公報
出願番号（国際出願番号）：特願2009-181332
公開番号（公開出願番号）：特開2011-035233
出願日： 2009年08月04日
公開日（公表日）： 2011年02月17日
要約：
【課題】異なるサイズの複数の微細パターンを同時に形成可能なパターン形成方法及び半導体装置の製造方法を提供する。【解決手段】本発明のパターン形成方法は、下地上にパターンサイズの違いに応じた複数の領域1、2を形成する工程と、複数のブロック共重合体のそれぞれを、他のブロック共重合体と分離させて、対応する各領域1、2に偏在させる工程と、各領域1、2のブロック共重合体を相分離させる工程と、相分離した各ブロック共重合体における特定の相を選択的に除去し、各領域1、2ごとにパターンサイズの異なるブロック共重合体のパターンを形成する工程と、を備える。【選択図】図1
請求項（抜粋）：
下地上にパターンサイズの違いに応じた複数の領域を形成する工程と、
複数のブロック共重合体のそれぞれを、他のブロック共重合体と分離させて、対応する前記各領域に偏在させる工程と、
前記各領域の前記ブロック共重合体を相分離させる工程と、
前記相分離した各ブロック共重合体における特定の相を選択的に除去し、前記各領域ごとにパターンサイズの異なる前記ブロック共重合体のパターンを形成する工程と、
を備えたことを特徴とするパターン形成方法。
IPC (1件)：
FI (1件)：
Fターム (1件)：
引用特許：
出願人引用 (6件)
全件表示
審査官引用 (6件)
全件表示
前のページに戻る
