特許
J-GLOBAL ID：201103022678915731

半導体構造のドープ方法およびその半導体デバイス

発明者：
ロヘル・ロー

ロヘル・ロー について

, 
フレデリク・レイス

フレデリク・レイス について

, 
マッティ・カイマックス

マッティ・カイマックス について


出願人/特許権者：
アイメック

アイメック について


代理人 (3件)： 山田 卓二 ,  田中 光雄 ,  竹内 三喜夫
公報種別：公表公報
出願番号（国際出願番号）：特願2011-517120
公開番号（公開出願番号）：特表2011-527124
出願日： 2009年07月06日
公開日（公表日）： 2011年10月20日
要約：
核種を歪み半導体層の中に導入する方法であって、露出した歪み半導体層を含む第1領域を備えた基板を用意し、該基板を反応チャンバの中に投入するステップと、少なくとも露出した歪み半導体層の上に、気相堆積(VPD)によって等方性の第1核種含有層を形成するステップと、続いて、第1熱処理を実施し、これにより第1核種含有層から第1核種の少なくとも一部を歪み半導体層の中に拡散し、歪み半導体層の中に拡散した第1核種の少なくとも一部を活性化するステップとを含む。
請求項（抜粋）：
核種を歪み半導体層の中に導入する方法であって、 a)露出した歪み半導体層を含む第1領域を備えた基板を、反応チャンバの中に用意するステップと、 b)少なくとも露出した歪み半導体層の上に、気相堆積(VPD)によって等方性の第1核種含有層を形成するステップと、 c)続いて、第1熱処理を実施し、これにより第1核種含有層から第1核種の少なくとも一部を歪み半導体層の中に拡散し、歪み半導体層の中に拡散した第1核種の少なくとも一部を活性化するステップと、含む方法。
IPC (6件)：
H01L 21/22 ,  H01L 21/26 ,  H01L 21/268 ,  H01L 21/205 ,  H01L 21/336 ,  H01L 29/786
FI (8件)：
H01L21/22 P ,  H01L21/22 T ,  H01L21/26 F ,  H01L21/268 F ,  H01L21/205 ,  H01L29/78 618Z ,  H01L29/78 618C ,  H01L29/78 618F
Fターム (35件)：
5F045AA03 ,  5F045AA05 ,  5F045AA06 ,  5F045AA07 ,  5F045AA15 ,  5F045AB01 ,  5F045AB02 ,  5F045AC01 ,  5F045AC19 ,  5F045AE23 ,  5F045AE25 ,  5F045AE29 ,  5F045AF02 ,  5F045AF03 ,  5F045CA05 ,  5F045HA20 ,  5F110AA16 ,  5F110BB04 ,  5F110CC10 ,  5F110EE30 ,  5F110GG01 ,  5F110GG02 ,  5F110GG03 ,  5F110GG04 ,  5F110GG06 ,  5F110GG13 ,  5F110GG19 ,  5F110GG32 ,  5F110GG37 ,  5F110GG53 ,  5F110GG58 ,  5F110HJ01 ,  5F110HJ07 ,  5F110HJ15 ,  5F110HJ21
引用特許：
審査官引用 (20件)
  • 特開平3-173420
  • 特開平3-173420
  • 特表昭62-501530
全件表示
引用文献：
審査官引用 (3件)

前のページに戻る

TOP

BOTTOM