特許
J-GLOBAL ID：201103025631020549
半導体素子のキャパシタ製造方法
発明者：
,
出願人/特許権者：
代理人 (11件)：
三枝 英二
, 掛樋 悠路
, 小原 健志
, 中川 博司
, 舘 泰光
, 斎藤 健治
, 藤井 淳
, 関 仁士
, 中野 睦子
, 眞下 晋一
, 井内 龍二
公報種別：特許公報
出願番号（国際出願番号）：特願2001-158517
公開番号（公開出願番号）：特開2002-064153
特許番号：特許第4088912号
出願日： 2001年05月28日
公開日（公表日）： 2002年02月28日
請求項（抜粋）：
【請求項1】半導体基板上に下部電極を形成するステップと、
前記下部電極上に窒化膜を形成するステップと、
前記窒化膜の上部にアモルファスTaON薄膜を形成するステップと、
前記アモルファスTaON薄膜を熱処理するステップと、
前記TaON薄膜の上部にAl2O3膜を形成するステップと,
前記Al2O3膜のファーネス真空熱処理を行うステップと、
前記Al2O3膜の上部に上部電極を形成するステップ
とを含んでなることを特徴とする半導体素子のキャパシタ製造方法。
IPC (4件)：
H01L 21/8242 ( 200 6.01)
, H01L 27/108 ( 200 6.01)
, H01L 21/822 ( 200 6.01)
, H01L 27/04 ( 200 6.01)
H01L 27/10 651
, H01L 27/10 621 C
, H01L 27/04 C
