特許
J-GLOBAL ID：201103026939664125
結晶質シリコン活性層を含む薄膜トランジスタの製造方法
発明者：
,
出願人/特許権者：
代理人 (2件)：
恩田 博宣
, 恩田 誠
公報種別：特許公報
出願番号（国際出願番号）：特願2001-366065
公開番号（公開出願番号）：特開2002-208599
特許番号：特許第3713232号
出願日： 2001年11月30日
公開日（公表日）： 2002年07月26日
請求項（抜粋）：
【請求項1】 結晶質シリコン活性層を含み、前記シリコン活性層にLDD領域又はオフセット接合部が形成された薄膜トランジスタの製造方法において、 非晶質シリコン層を基板上に形成することにより薄膜トランジスタの活性層を設け、 絶縁膜と、ゲート電極となる層とを前記活性層上に形成し、 フォトレジスト層を前記ゲート電極となる層上に形成し、前記ゲート電極の所望の形状と対応する形状を有するようにフォトレジスト層をパターニングし、 前記パターニングされた前記フォトレジストをマスクとして用いて、前記絶縁膜及び前記ゲート電極となる層をエッチング及び過度エッチングして、ゲート絶縁膜及びゲート電極を形成し、 前記過度エッチングの後、前記パターニングされた前記フォトレジストをマスクとして用いて、前記活性層に高濃度の不純物ドープを行い、 前記高濃度の不純物ドープの後、前記パターニングされた前記フォトレジストをマスクとして用いて、結晶化誘導金属を前記活性層上に形成し、 前記パターニングされた前記フォトレジストを除去し、前記活性層に低濃度の不純物ドープを行い、 前記低濃度の不純物ドープの後、前記活性層をアニーリングして前記活性層を結晶化することを備え、 前記LDD領域又は前記オフセット接合部は前記ゲート電極に隣接した前記活性層の領域内に形成され、前記結晶化誘導金属は前記ゲート電極からオフセットしていることを特徴とする薄膜トランジスタの製造方法。
IPC (3件)：
H01L 21/336
, H01L 21/20
, H01L 29/786
H01L 29/78 627 G
, H01L 21/20
, H01L 29/78 616 A
, H01L 29/78 617 A
