特許
J-GLOBAL ID:201103032569635333

半導体装置の製造方法

発明者:
出願人/特許権者:
代理人 (1件): 大西 健治
公報種別:特許公報
出願番号(国際出願番号):特願平11-187658
公開番号(公開出願番号):特開2001-015679
特許番号:特許第3526788号
出願日: 1999年07月01日
公開日(公表日): 2001年01月19日
請求項(抜粋):
【請求項1】 表面に複数のバンプが形成された第1の半導体装置と、表面に前記バンプと電気的に接続される複数の端子が形成され、前記第1の半導体装置の表面の前記バンプが形成されていない領域に搭載される第2の半導体装置とを含む半導体装置の製造方法において:基板表面に複数の前記バンプを形成する工程と;前記第2の半導体装置をマウントテープ上に複数並べる工程と;前記マウントテープ上に並べられた複数の前記第2の半導体装置を前記基板上に搭載する工程と;前記基板を個々の半導体装置に分割する工程と;を含み、前記第2の半導体装置をマウントテープ上に複数並べる工程は、素子基板上に複数の前記端子を形成する工程と;前記複数の前記端子を樹脂封止する工程と;前記樹脂表面から溝を形成し、前記素子基板の所定の深さまで到達させる工程と;前記素子基板の樹脂形成面に研削テープを貼付する工程と;前記素子基板の裏面を前記溝の底部に達するまで研削する工程と;前記工程で研削した面に前記マウントテープを貼付する工程と;前記研削テープを除去する工程と;を含むことを特徴とする半導体装置の製造方法。
IPC (3件):
H01L 25/065 ,  H01L 25/07 ,  H01L 25/18
FI (1件):
H01L 25/08 Z
引用特許:
審査官引用 (7件)
全件表示

前のページに戻る