特許
J-GLOBAL ID：201103047825943633

障害回復機能を備えたキャッシュシステムとそのキャッシュ制御方法

発明者：
谷岡 隆浩

谷岡 隆浩 について


出願人/特許権者：
日本電気株式会社

日本電気株式会社 について


代理人 (1件)： 松本 正夫
公報種別：特許公報
出願番号（国際出願番号）：特願2001-201663
公開番号（公開出願番号）：特開2003-015956
特許番号：特許第3804823号
出願日： 2001年07月03日
公開日（公表日）： 2003年01月17日
請求項（抜粋）：
【請求項1】 命令コードをマイクロコードに展開して実行する方式のプロセッサを備えた中央処理装置を、主記憶とシステムバスを介して接続したキャッシュシステムにおいて、 キャッシュメモリ、前記プロセッサ及び主記憶のインターフェース機能をもち、前記キャッシュメモリへの書き込みと併せてキャッシュデータをキャッシュデータ待避部に待避させるキャッシュ制御回路をキャッシュメモリに備え、 前記プロセッサでマイクロコードの実行中に障害を検出した場合、あらかじめ待避しておいた前記マイクロコードに先行するマイクロコードによって更新された、前記プロセッサからの書き込み要求により書き込む対象になったアドレスに対する前記書き込み要求による書き込み用データを、キャッシュメモリに書き戻すことにより、前記マイクロコードのシーケンスを実行し始める直前の状態に復旧する前記キャッシュデータ待避部を前記キャッシュメモリに対応させて前記中央処理装置内に備えたことを特徴とするキャッシュシステム。
IPC (3件)：
G06F 12/08 ( 200 6.01) ,  G06F 9/22 ( 200 6.01) ,  G06F 11/14 ( 200 6.01)
FI (6件)：
G06F 12/08 541 Z ,  G06F 12/08 503 Z ,  G06F 9/22 380 H ,  G06F 11/14 310 B ,  G06F 11/14 310 D ,  G06F 11/14 310 P
引用特許：
出願人引用 (10件)
全件表示
審査官引用 (23件)
全件表示

前のページに戻る

TOP

BOTTOM