特許
J-GLOBAL ID：201103047904179612
データ処理装置及びデータ処理装置におけるロックダウン・コントローラ及びデータ値をロックする方法
発明者：
出願人/特許権者：
代理人 (4件)：
浅村 皓
, 浅村 肇
, 林 鉐三
, 清水 邦明
公報種別：特許公報
出願番号（国際出願番号）：特願2001-317951
公開番号（公開出願番号）：特開2002-163151
特許番号：特許第3917839号
出願日： 2001年10月16日
公開日（公表日）： 2002年06月07日
請求項（抜粋）：
【請求項1】 プロセッサと、
複数のエントリを有するnウェイのセット・アソシアティブ・キャッシュであって、各エントリが1以上のデータ値及び対応するアドレス識別子を記憶するように配列される、前記セット・アソシアティブ・キャッシュと、
複数のロックダウン・コントローラであって、各ロックダウン・コントローラが対応するウェイに関連されている前記ロックダウン・コントローラを備え、
各ロックダウン・コントローラは、前記プロセッサにより指定されたアドレス範囲を記憶するアドレス・レジスタを備え、各ウェイ毎に、任意のアドレスのデータ値を新規に記憶しうるモードと、いかなるアドレスのデータ値も新規に記憶しないモードと、データ値を対応するウェイにロックするために使用されるロックダウン・モードであってアドレス識別子が前記アドレス範囲内にあるデータ値のみを対応するウェイにロックするロックダウン・モードと、を含む複数のモードの1つを特定するように構成され、
前記プロセッサは、各ウェイを前記複数のモードの1つとするように動作可能である、データ処理装置。
IPC (2件)：
G06F 12/12 ( 200 6.01)
, G06F 12/08 ( 200 6.01)
G06F 12/12 503
, G06F 12/08 523 B
, G06F 12/08 511 E
, G06F 12/08 507 G
出願人引用 (11件)
全件表示
審査官引用 (16件)
全件表示
前のページに戻る
