特許

J-GLOBAL ID：201103054776419695

半導体装置の製造方法

発明者： 境 正憲 ,  佐藤 武敏
出願人/特許権者： 株式会社日立国際電気
代理人 (1件)： 特許業務法人アイ・ピー・エス
公報種別：公開公報
出願番号（国際出願番号）：特願2010-013013
公開番号（公開出願番号）：特開2011-151294
出願日： 2010年01月25日
公開日（公表日）： 2011年08月04日
要約：

【課題】膜質をコントロールすることができる半導体装置の製造方法を提供する。【解決手段】基板を収容した処理室に、複数の処理ガスを交互に供給することで前記基板上に成膜する半導体装置の製造方法であって、前記各処理ガスを前記処理室に供給する処理ガス供給工程と、前記各処理ガスを前記処理室から除去する処理ガス除去工程と、を所定回数繰り返して前記基板上に成膜し、前記処理ガス除去工程では、前記処理ガスを処理室内に所定の濃度だけ残留させる。【選択図】図5

請求項（抜粋）：

基板を収容した処理室に、複数の処理ガスを交互に供給することで前記基板上に成膜する半導体装置の製造方法であって、 前記各処理ガスを前記処理室に供給する処理ガス供給工程と、 前記各処理ガスを前記処理室から除去する処理ガス除去工程と、 を所定回数繰り返して前記基板上に成膜し、 前記処理ガス除去工程では、前記処理ガスを処理室内に所定の濃度だけ残留させることを特徴とする半導体装置の製造方法。

IPC (3件)：

H01L 21/285 ,  C23C 16/455 ,  C23C 16/44

FI (3件)：

H01L21/285 C ,  C23C16/455 ,  C23C16/44 E

Fターム (20件)：

4K030AA03 ,  4K030AA13 ,  4K030AA18 ,  4K030BA18 ,  4K030BA38 ,  4K030BB01 ,  4K030CA04 ,  4K030CA12 ,  4K030EA03 ,  4K030EA11 ,  4K030FA10 ,  4K030GA04 ,  4K030GA06 ,  4K030HA01 ,  4K030KA04 ,  4K030LA15 ,  4M104BB30 ,  4M104DD43 ,  4M104DD44 ,  4M104HH20

引用特許：

審査官引用 (5件)

• 成膜方法
  公報種別：公開公報   出願番号：特願2002-256085   出願人：東京エレクトロン株式会社
• 成膜方法、成膜装置及び記憶媒体
  公報種別：公開公報   出願番号：特願2006-185655   出願人：東京エレクトロン株式会社
• 薄膜を層状堆積させるための方法及び装置
  公報種別：公表公報   出願番号：特願2006-500954   出願人：アプライドマテリアルズインコーポレイテッド
• 半導体デバイスの製造方法
  公報種別：公開公報   出願番号：特願2005-082278   出願人：株式会社日立国際電気
• 成膜装置
  公報種別：公開公報   出願番号：特願2004-208597   出願人：東京エレクトロン株式会社