特許
J-GLOBAL ID：201103063528371600

薄膜トランジスタならびに表示装置および電子機器

発明者：
諸沢 成浩

諸沢 成浩 について

, 
福本 絵理

福本 絵理 について

, 
寺井 康浩

寺井 康浩 について


出願人/特許権者：
ソニー株式会社

ソニー株式会社 について


代理人 (4件)： 藤島 洋一郎 ,  三反崎 泰司 ,  長谷部 政男 ,  田名網 孝昭
公報種別：公開公報
出願番号（国際出願番号）：特願2009-273801
公開番号（公開出願番号）：特開2011-119355
出願日： 2009年12月01日
公開日（公表日）： 2011年06月16日
要約：
【課題】酸化物半導体をチャネルとして用い、閾値電圧を正方向に制御すると共に信頼性を高めることが可能な薄膜トランジスタを提供する。【解決手段】薄膜トランジスタ1は、ボトムゲート型のTFTであり、基板11上に、ゲート電極12、ゲート絶縁膜13、チャネルを形成する酸化物半導体層14、チャネル保護膜16およびソース・ドレイン電極15A,15Bをこの順に備えるものである。酸化物半導体層14上に形成されたチャネル保護膜16が、フッ素、シリコンおよび酸素を含んでいる。チャネル保護膜16中のフッ素が負の電荷を引き寄せ易いことから、チャネル保護膜16が負に帯電し、これによりTFTの閾値電圧が正方向へシフトし易くなる。酸化物半導体層14から酸素が脱離して格子欠陥が生じた場合には、その格子欠陥をフッ素が補償するため、酸化物半導体層14の電気特性が安定して保持される。【選択図】図1
請求項（抜粋）：
ゲート電極と、 一対のソース・ドレイン電極と、 前記ゲート電極と前記一対のソース・ドレイン電極との間に設けられると共に、チャネルを形成する酸化物半導体層と、 前記酸化物半導体層のゲート電極側に設けられたゲート絶縁膜としての第1の絶縁膜と 、 前記酸化物半導体層の前記一対のソース・ドレイン電極側に設けられた第2の絶縁膜とを備え、 前記第1および第2の絶縁膜のうちの一方または両方がフッ素(F)を含む 薄膜トランジスタ。
IPC (1件)：
H01L 29/786
FI (6件)：
H01L29/78 618B ,  H01L29/78 619A ,  H01L29/78 618F ,  H01L29/78 626C ,  H01L29/78 617U ,  H01L29/78 617T
Fターム (35件)：
5F110AA08 ,  5F110BB01 ,  5F110CC05 ,  5F110CC07 ,  5F110DD12 ,  5F110DD13 ,  5F110DD14 ,  5F110EE03 ,  5F110EE04 ,  5F110EE06 ,  5F110EE14 ,  5F110EE43 ,  5F110EE44 ,  5F110FF01 ,  5F110FF02 ,  5F110FF03 ,  5F110FF04 ,  5F110FF07 ,  5F110FF09 ,  5F110FF30 ,  5F110GG01 ,  5F110GG25 ,  5F110GG43 ,  5F110HK02 ,  5F110HK03 ,  5F110HK04 ,  5F110HK07 ,  5F110HK33 ,  5F110NN02 ,  5F110NN12 ,  5F110NN13 ,  5F110NN22 ,  5F110NN33 ,  5F110NN34 ,  5F110NN35
引用特許：
審査官引用 (7件)
全件表示

前のページに戻る

TOP

BOTTOM