特許
J-GLOBAL ID：201103074972374595
メモリアクセス処理装置
発明者：
,
,
,
,
,
,
,
,
,
出願人/特許権者：
代理人 (1件)：
▲高▼須 宏
公報種別：特許公報
出願番号（国際出願番号）：特願平11-305170
公開番号（公開出願番号）：特開2001-125834
特許番号：特許第4056666号
出願日： 1999年10月27日
公開日（公表日）： 2001年05月11日
請求項（抜粋）：
【請求項1】 CPUとデータ書換可能な不揮発性のメモリとの間に介在してCPUからの各種メモリアクセスに係る指令を実行制御するメモリアクセス処理装置において、
CPUからの指令に従って対応するメモリアクセスの実行制御に係る状態信号を生成し制御するメモリ状態管理部と、
メモリ状態管理部の状態信号に基づきメモリへのアクセス入力信号を生成するメモリ入力信号生成部と、
メモリの実動作信号を監視してメモリアクセスの完了/エラーを検出し、メモリ状態管理部に通知するメモリ状態検出部と、
メモリ状態管理部における状態信号の最終的な変化をもってCPUにメモリアクセス完了の通知を行うCPUインタフェース部と、
特定のメモリアクセスの指令信号を記憶する指令保持部とを備え、
前記CPUインタフェース部は指令保持部への指令書込完了時にCPUへのビジー状態を解除することを特徴とするメモリアクセス処理装置。
IPC (2件)：
G06F 12/16 ( 200 6.01)
, G06F 12/00 ( 200 6.01)
G06F 12/16 310 C
, G06F 12/16 310 G
, G06F 12/00 560 A
, G06F 12/00 571 A
出願人引用 (11件)
全件表示
審査官引用 (11件)
全件表示
前のページに戻る
