特許
J-GLOBAL ID：201103078409187725

不揮発性半導体記憶装置及びその製造方法

発明者：
小宮 謙

小宮 謙 について


出願人/特許権者：
株式会社東芝

株式会社東芝 について


代理人 (2件)： 伊丹 勝 ,  田村 和彦
公報種別：公開公報
出願番号（国際出願番号）：特願2009-155825
公開番号（公開出願番号）：特開2011-014638
出願日： 2009年06月30日
公開日（公表日）： 2011年01月20日
要約：
【課題】リテンション特性を改善させた不揮発性半導体記憶装置、及びその製造方法を提供する。【解決手段】不揮発性半導体記憶装置のMONOS型メモリセルは、半導体基板の活性領域上に形成されるトンネル絶縁膜と、活性領域上及び素子分離絶縁膜上に連続的に形成される電荷を蓄積する機能を有する電荷蓄積膜と、電荷蓄積膜上に形成されたブロック絶縁膜と、ブロック絶縁膜上に形成されるコントロールゲート電極とを備える。電荷蓄積膜は、活性領域上に形成され所定の電荷トラップ特性を有するチャージ膜と、素子分離絶縁膜上に形成されチャージ膜よりも電荷トラップ特性の劣る変質チャージ膜とを備える。変質チャージ膜は、第1方向に沿った断面において、その上面の長さが、その下面の長さよりも短くされていることを特徴とする。【選択図】図3
請求項（抜粋）：
半導体基板と、 前記半導体基板において前記半導体基板の表面から所定の深さまで達し且つ第1方向に所定の間隔で形成された複数の素子分離溝に絶縁膜を埋め込んで形成された素子分離絶縁膜と、 前記素子分離絶縁膜に挟まれた前記半導体基板中の領域に形成され、その上面にMONOS型メモリセルが形成される活性領域と を備え、 前記MONOS型メモリセルは、 前記活性領域上に形成されるトンネル絶縁膜と、 前記活性領域上及び前記素子分離絶縁膜上に連続的に形成される電荷を蓄積する機能を有する電荷蓄積膜と、 前記電荷蓄積膜上に形成されたブロック絶縁膜と、 前記ブロック絶縁膜上に形成されるコントロールゲート電極と を備え、 前記電荷蓄積膜は、 前記活性領域上に形成され所定の電荷トラップ特性を有するチャージ膜と、 前記素子分離絶縁膜上に形成され前記チャージ膜よりも電荷トラップ特性の劣る変質チャージ膜と を備え、 前記変質チャージ膜は、前記第1方向に沿った断面において、その上面の長さが、その下面の長さよりも短くされている ことを特徴とする不揮発性半導体記憶装置。
IPC (5件)：
H01L 29/792 ,  H01L 29/788 ,  H01L 21/824 ,  H01L 27/115 ,  H01L 27/10
FI (3件)：
H01L29/78 371 ,  H01L27/10 434 ,  H01L27/10 481
Fターム (37件)：
5F083EP18 ,  5F083EP33 ,  5F083EP34 ,  5F083EP43 ,  5F083EP44 ,  5F083EP48 ,  5F083EP49 ,  5F083EP76 ,  5F083ER22 ,  5F083GA10 ,  5F083GA11 ,  5F083JA03 ,  5F083JA04 ,  5F083JA06 ,  5F083JA14 ,  5F083JA35 ,  5F083JA38 ,  5F083JA39 ,  5F083JA40 ,  5F083JA56 ,  5F083NA01 ,  5F083PR39 ,  5F083PR40 ,  5F083ZA05 ,  5F083ZA07 ,  5F101BA44 ,  5F101BA45 ,  5F101BA47 ,  5F101BB02 ,  5F101BB08 ,  5F101BD16 ,  5F101BD22 ,  5F101BD30 ,  5F101BD34 ,  5F101BD35 ,  5F101BE07 ,  5F101BH21
引用特許：
審査官引用 (5件)
全件表示

前のページに戻る

TOP

BOTTOM