特許
J-GLOBAL ID:201103080046300170

半導体装置

発明者:
出願人/特許権者:
代理人 (1件): 大西 健治
公報種別:特許公報
出願番号(国際出願番号):特願平11-102605
公開番号(公開出願番号):特開2000-294751
特許番号:特許第3506633号
出願日: 1999年04月09日
公開日(公表日): 2000年10月20日
請求項(抜粋):
【請求項1】 複数のメモリセルと、前記メモリセル内のトランジスタを制御する周辺回路とを有する半導体装置において、外部電源電圧に基づいて、前記半導体装置の内部で前記外部電源電圧よりも低い内部電源電圧を発生させる降圧回路と、前記内部電源電圧に基づいて、前記内部電源電圧よりも高い昇圧電圧を発生させる昇圧回路と、接地電圧が与えられる第1導電型の半導体基板と、前記半導体基板内に形成され、かつ前記昇圧電圧が与えられる第2導電型の第1ウエル領域と、前記第1ウエル領域にそれぞれ形成された第1導電型の第2ウエル領域及び第1導電型の第3ウエル領域とを有しており、前記メモリセルの前記トランジスタは、前記第2ウエル領域及び前記第3ウエル領域のうち前記第2ウエル領域内に形成され、前記周辺回路は、前記第1ウエル領域内と、前記第2ウエル領域及び前記第3ウエル領域のうちの前記第3ウエル領域内とに形成されていることを特徴とする半導体装置。
IPC (2件):
H01L 21/8242 ,  H01L 27/108
FI (2件):
H01L 27/10 681 F ,  H01L 27/10 621 Z
引用特許:
出願人引用 (5件)
全件表示
審査官引用 (5件)
全件表示

前のページに戻る