特許
J-GLOBAL ID：201103088147137263
同期信号発生回路
発明者：
出願人/特許権者：
代理人 (6件)：
鈴江 武彦
, 村松 貞男
, 橋本 良郎
, 河野 哲
, 中村 誠
, 河井 将次
公報種別：特許公報
出願番号（国際出願番号）：特願2000-150254
公開番号（公開出願番号）：特開2001-332086
特許番号：特許第4060514号
出願日： 2000年05月22日
公開日（公表日）： 2001年11月30日
請求項（抜粋）：
【請求項1】 外部クロックが入力される入力バッファ回路と、
上記入力バッファ回路の出力を第1の時間だけ遅延して出力する第1の遅延回路と、
上記第1の遅延回路の出力を第2の時間だけ遅延して出力する電圧比較回路レプリカと、
上記電圧比較回路レプリカ及び上記入力バッファ回路の出力を受け、上記電圧比較回路レプリカの出力レベルの遷移時に電位レベルが一定の勾配で上昇を開始し、上記入力バッファ回路の出力レベルの遷移時に電位レベルの上昇が停止するような第1のアナログ電圧を出力する第1の電圧発生回路と、
少なくとも上記入力バッファ回路の出力を受け、この入力バッファ回路の出力のレベルの遷移時に電位レベルが一定の勾配で上昇を開始するような第2のアナログ電圧を出力する第2の電圧発生回路と、
上記第1及び第2のアナログ電圧を比較して内部クロックを発生し、この内部クロックを遅延時間が可変の第2の遅延回路で遅延して出力する電圧比較回路と、
上記電圧比較回路で発生される内部クロックに同期して動作が制御される内部回路と、
上記電圧比較回路で発生される内部クロックを上記第1の時間と実質的に等しい時間だけ遅延して出力する第3の遅延回路と、
上記第3の遅延回路及び上記入力バッファ回路の出力を受け、両出力の位相を比較してその位相差に応じた制御信号を出力する位相比較器とを具備し、
上記第2の遅延回路における遅延時間が上記位相比較器から出力される位相差に応じた制御信号に基づいて調整されることを特徴とする同期信号発生回路。
IPC (4件)：
G11C 11/4076 ( 200 6.01)
, G11C 11/407 ( 200 6.01)
, G06F 1/10 ( 200 6.01)
, H03L 7/00 ( 200 6.01)
G11C 11/34 354 C
, G11C 11/34 362 S
, G06F 1/04 330 A
, H03L 7/00 D
