特許
J-GLOBAL ID：201103088822079545
半導体装置およびその製造方法
発明者：
,
,
出願人/特許権者：
代理人 (2件)：
前田 弘
, 小山 廣毅
公報種別：特許公報
出願番号（国際出願番号）：特願平7-330119
公開番号（公開出願番号）：特開平9-074199
特許番号：特許第3811518号
出願日： 1995年12月19日
公開日（公表日）： 1997年03月18日
請求項（抜粋）：
【請求項1】 半導体基板の一部に設けられた活性領域と、
上記活性領域を取り囲む素子分離と、
少なくとも上記活性領域の上に形成され上記活性領域上でゲート電極として機能する、線幅が最小線幅の線状のポリシリコン膜と、
上記ポリシリコン膜の両側面の上に形成された絶縁膜からなる1対のサイドウォールと、
上記ポリシリコン膜の上に形成され上記活性領域上で上記ポリシリコン膜と共にゲート電極として機能するシリサイド層と、
上記活性領域のうち上記ポリシリコン膜の両側方に位置する領域に形成されたソース・ドレイン領域とを少なくとも備え、
上記シリサイド層は、上記サイドウォールの上方となる部分の高さと上記最小線幅との比が1/2より大きくなっているポリシリコン層がシリサイド化されることで形成されており、かつ、上記シリサイド層は、上記ポリシリコン層の両側面から中央で相接触するようにシリサイド化されることで、上記ポリシリコン層のうち上記サイドウォールの上方となる部分全てに形成されており、かつ、上記ポリシリコン膜は、上記ポリシリコン層のうちシリサイド化されずに残存した領域からなり、かつ、上記シリサイド層の膜厚と上記ポリシリコン膜の上記最小線幅との比が1/2より大きいことを特徴とする半導体装置。
IPC (5件)：
H01L 29/78 ( 200 6.01)
, H01L 29/423 ( 200 6.01)
, H01L 29/49 ( 200 6.01)
, H01L 21/28 ( 200 6.01)
, H01L 21/336 ( 200 6.01)
H01L 29/78 301 G
, H01L 29/58 G
, H01L 21/28 301 D
, H01L 29/78 301 P
