特許
J-GLOBAL ID：201103090685275158

半導体素子の形成方法

発明者：
朴 泳雨

朴 泳雨 について


出願人/特許権者：
三星電子株式会社

三星電子株式会社 について


代理人 (1件)： 服部 雅紀
公報種別：特許公報
出願番号（国際出願番号）：特願2001-171074
公開番号（公開出願番号）：特開2002-043437
特許番号：特許第4526736号
出願日： 2001年06月06日
公開日（公表日）： 2002年02月08日
請求項（抜粋）：
【請求項1】 DRAMセルにCOBタイプのシリンダー型のストレージノードを含む半導体素子を形成する方法であって、 活性領域のソース及びドレイン部分にSACパッドを形成し、前記SACパッド上にストレージコンタクトプラグを形成し、 前記ストレージノードに対する鋳型層は、2以上の多層シリコン酸化膜を順次に前記ストレージコンタクトプラグ上に積層して厚みが8000Å以上になるように形成し、 前記多層シリコン酸化膜のうち相対的に下層をなす下層シリコン酸化膜のエッチング速度が上層をなす上層シリコン酸化膜のエッチング速度に比べて相対的に速いように上下層シリコン酸化膜を配置し、 前記多層シリコン酸化膜上に窒化物を含む反射防止膜を形成した後、反射防止膜エッチング及びポリマー付着段階とストレージノードホールエッチング段階との段階的なエッチングを通じて、前記鋳型層に上部幅と下部幅の変化がないストレージノードホールを形成し、 前記ストレージノードホール内にストレージノードを形成することを特徴とする半導体素子の形成方法。
IPC (3件)：
H01L 21/8242 ( 200 6.01) ,  H01L 27/108 ( 200 6.01) ,  H01L 21/316 ( 200 6.01)
FI (2件)：
H01L 27/10 621 C ,  H01L 21/316 M
引用特許：
審査官引用 (6件)
全件表示

前のページに戻る

TOP

BOTTOM