特許
J-GLOBAL ID：201103094277402430
半導体記憶装置の製造方法
発明者：
出願人/特許権者：
代理人 (2件)：
大垣 孝
, 岡田 宏之
公報種別：特許公報
出願番号（国際出願番号）：特願平11-069419
公開番号（公開出願番号）：特開2000-269443
特許番号：特許第4282137号
出願日： 1999年03月16日
公開日（公表日）： 2000年09月29日
請求項（抜粋）：
【請求項1】 下地の上に第1導電層を堆積する工程と、
前記第1導電層の上面に絶縁層を堆積する工程と、
前記絶縁層の上面にストッパ層を堆積する工程と、
前記ストッパ層および絶縁層の容量領域に、前記第1導電層の上面が露出するような深さの孔を形成する工程と、
前記ストッパ層および絶縁層の孔に強誘電体層を埋め込む工程と、
前記強誘電体層の上部を研磨し、該強誘電体層の上面の高さを前記ストッパ層の上面の高さに一致させる工程と、
前記ストッパ層および強誘電体層の上面に第2導電層を堆積する工程と、
前記第2導電層の上面の前記容量領域を含む位置に所定パタンのマスクを形成する工程と、
前記マスクのパタンを前記第2導電層、ストッパ層、絶縁層および第1導電層に転写する工程とを含むことを特徴とする半導体記憶装置の製造方法。
IPC (6件)：
H01L 21/8246 ( 200 6.01)
, H01L 27/105 ( 200 6.01)
, H01L 21/822 ( 200 6.01)
, H01L 27/04 ( 200 6.01)
, H01L 21/8242 ( 200 6.01)
, H01L 27/108 ( 200 6.01)
H01L 27/10 444 B
, H01L 27/04 C
, H01L 27/10 651
