特許
J-GLOBAL ID：201103098616361159

半導体装置およびその製造方法、pチャネルMOSトランジスタ

発明者：
田村 直義

田村 直義 について


出願人/特許権者：
富士通セミコンダクター株式会社

富士通セミコンダクター株式会社 について


代理人 (2件)： 伊東 忠彦 ,  山口 昭則
公報種別：公開公報
出願番号（国際出願番号）：特願2010-010327
公開番号（公開出願番号）：特開2011-151144
出願日： 2010年01月20日
公開日（公表日）： 2011年08月04日
要約：
【課題】nチャネルMOSトランジスタにおいてhigh-Kゲート絶縁膜をhigh-K誘電体膜と酸化ランタン膜の積層により構成した半導体装置において、酸化ランタン膜のパターニングプロセスを不要とする半導体装置の製造方法を提供する。【解決手段】界面酸化膜22上に形成されたhigh-K誘電体膜23上に酸化膜24を形成する工程と、前記high-K誘電体膜に窒化物層25を形成する工程と、前記窒化物層および前記酸化膜を第1の素子領域21Aから選択的に除去し、第1および第2の素子領域21Bにわたり酸化ランタン膜26を形成し、前記第1の素子領域においては前記界面酸化膜と前記high-K誘電体膜と前記酸化ランタン膜を積層した第1の積層構造を、また前記第2の素子領域においては前記界面酸化膜と前記high-K誘電体膜と前記酸化膜と前記窒化物層と前記酸化ランタン膜を積層した第2の積層構造を形成する工程と、を含む。【選択図】図3H
請求項（抜粋）：
素子分離領域によりnチャネルMOSトランジスタのための第1の素子領域とpチャネルMOSトランジスタのための第2の素子領域が画成されたシリコン基板と、 前記第1の素子領域において前記シリコン基板上に第1のゲート絶縁膜を介して形成された第1のメタルゲート電極と、 前記第2の素子領域において前記シリコン基板上に第2のゲート絶縁膜を介して形成された第2のメタルゲート電極と、 前記第1の素子領域において前記シリコン基板中に、前記第1のメタルゲート電極直下の第1のチャネル領域を隔てて相対向するn型の第1のソースおよびドレイン領域と、 前記第2の素子領域において前記シリコン基板中に、前記第2のメタルゲート電極直下の第2のチャネル領域を隔てて相対向するp型の第2のソースおよびドレイン領域と、 を含み、 前記第1のゲート絶縁膜は、前記シリコン基板表面に形成された第1の絶縁膜と、前記第1の絶縁膜上に形成された前記第1の絶縁膜よりも高い誘電率を有する第2の絶縁膜と、前記第2の絶縁膜上に形成された第1の酸化ランタン膜とを含み、 前記第2のゲート絶縁膜は、前記シリコン基板表面に形成された第3の絶縁膜と、前記第3の絶縁膜上に形成された前記第3の絶縁膜よりも高い誘電率を有する第4の絶縁膜と、前記第4の絶縁膜上に形成された酸化アルミニウムあるいは二酸化チタンよりなる酸化膜と、前記酸化膜上に形成された第2の酸化ランタン膜とを含み、 前記酸化膜と前記第2の酸化ランタン膜との間には、窒素を含む層が介在することを特徴とする半導体装置。
IPC (3件)：
H01L 27/092 ,  H01L 21/823 ,  H01L 29/78
FI (2件)：
H01L27/08 321D ,  H01L29/78 301G
Fターム (46件)：
5F048AA07 ,  5F048AA09 ,  5F048AC03 ,  5F048BA01 ,  5F048BB01 ,  5F048BB03 ,  5F048BB06 ,  5F048BB07 ,  5F048BB09 ,  5F048BB11 ,  5F048BB12 ,  5F048BB16 ,  5F048BB17 ,  5F048BC06 ,  5F048BE03 ,  5F048BF07 ,  5F048BF11 ,  5F048BF16 ,  5F048BG13 ,  5F048DA23 ,  5F140AA06 ,  5F140AB03 ,  5F140BA01 ,  5F140BD02 ,  5F140BD04 ,  5F140BD05 ,  5F140BD11 ,  5F140BE07 ,  5F140BE08 ,  5F140BE09 ,  5F140BE10 ,  5F140BF07 ,  5F140BF10 ,  5F140BF11 ,  5F140BF14 ,  5F140BG08 ,  5F140BH14 ,  5F140BJ07 ,  5F140BJ10 ,  5F140BJ11 ,  5F140BJ27 ,  5F140BK02 ,  5F140BK13 ,  5F140CB04 ,  5F140CB08 ,  5F140CF07
引用特許：
出願人引用 (7件)
全件表示
審査官引用 (7件)
全件表示

前のページに戻る

TOP

BOTTOM