特許
J-GLOBAL ID:201203018123432247

積層した接続レベルを有する集積回路装置用マスク数の低減法

発明者:
出願人/特許権者:
代理人 (1件): 佐藤 勝
公報種別:公開公報
出願番号(国際出願番号):特願2011-048094
公開番号(公開出願番号):特開2012-186302
出願日: 2011年03月04日
公開日(公表日): 2012年09月27日
要約:
【課題】3D積層メモリ装置は、各接続レベル毎に別個のマスクが使用されるので必要なマスク数は多くなるが、パターンを工夫して必要マスク数を減らす。【解決手段】3次元積層集積回路装置は配線領域に接続レベルの積層部を有する。接続レベルの積層部で2のN乗個のレベルまで含む配線接続領域を形成するためのN個のエッチングマスクの組だけが必要とされる。幾つかの例によれば、2のX-1乗(2X-1)個の接続レベルは、連続番号Xのエッチングマスクでエッチングされ、1つのマスクがX=1であり、他の1つのマスクがX=2であり、X=Nまで付与される。当該方法は接続レベルでの形成領域に整合した配線接続領域を形成する。【選択図】図1
請求項(抜粋):
配線領域に接続レベルの積層部を有する3次元積層集積回路装置に、前記接続レベルで形成領域と整合され且つ露出する配線接続領域を形成するのに用いられる方法であって、当該方法は、 前記接続レベルの積層部で配線接続領域の2のN乗(2N)個レベルまでを作成し含むN個のエッチングマスクのセットを使用し、ここで各マスクはマスクとエッチング領域を有し、Nは少なくとも2である整数であり、Xはマスクに付与される連続番号で、1つのマスクがX=1であり、他の1つのマスクがX=2であり、X=Nまで付与され、 前記配線領域の接続レベルの積層部の上に重なる上部層の少なくとも一部を除去し、 表面層からそれぞれ接続レベルまで延長される接続開口部を選択的に形成するために前記マスクを使用してN回の配線領域のエッチングを行い、ここで前記接続開口部は2のN乗(2N)個の接続レベルのそれぞれでの形成領域に整合されアクセスを提供するものとされ、 前記エッチングの工程は連続番号Xの各マスクの2X-1乗(2X-1)個の接続レベルまでをエッチングし、 導電体が前記接続開口部を介して前記接続レベルの形成領域に接続するように形成され得ることを特徴とする方法。
IPC (7件):
H01L 27/10 ,  H01L 21/768 ,  H01L 27/115 ,  H01L 21/824 ,  H01L 29/792 ,  H01L 29/788 ,  H01L 21/336
FI (5件):
H01L27/10 431 ,  H01L21/90 A ,  H01L27/10 434 ,  H01L29/78 371 ,  H01L27/10 481
Fターム (44件):
5F033HH07 ,  5F033JJ19 ,  5F033KK04 ,  5F033KK07 ,  5F033KK25 ,  5F033LL04 ,  5F033PP06 ,  5F033PP14 ,  5F033QQ08 ,  5F033QQ09 ,  5F033QQ10 ,  5F033QQ13 ,  5F033QQ16 ,  5F033QQ24 ,  5F033QQ25 ,  5F033QQ28 ,  5F033QQ35 ,  5F033QQ38 ,  5F033QQ48 ,  5F033RR04 ,  5F033RR06 ,  5F033VV16 ,  5F033XX33 ,  5F083CR13 ,  5F083CR14 ,  5F083EP02 ,  5F083EP18 ,  5F083GA10 ,  5F083GA28 ,  5F083JA35 ,  5F083JA39 ,  5F083LA10 ,  5F083LA21 ,  5F083LA25 ,  5F083MA01 ,  5F083MA06 ,  5F083MA16 ,  5F083MA19 ,  5F083ZA28 ,  5F101BA01 ,  5F101BA45 ,  5F101BD30 ,  5F101BH21 ,  5F101BH23
引用特許:
審査官引用 (5件)
全件表示

前のページに戻る