特許
J-GLOBAL ID:201203037402969174
薄膜トランジスタ基板の製造方法およびトップゲート構造薄膜トランジスタ基板
発明者:
出願人/特許権者:
代理人 (2件):
山下 昭彦
, 岸本 達人
公報種別:公開公報
出願番号(国際出願番号):特願2011-101502
公開番号(公開出願番号):特開2012-234923
出願日: 2011年04月28日
公開日(公表日): 2012年11月29日
要約:
【課題】本発明は、簡便な工程で製造可能な、電荷注入効率に優れた薄膜トランジスタ基板の製造方法を提供することを主目的とする。【解決手段】本発明は、基板上に金属電極層を形成する金属電極層形成工程と、上記金属電極層の上面に、電子吸引性または電子供与性の官能基を有する表面処理剤で表面処理を行うことにより、表面処理層積層体を形成する表面処理工程と、上記表面処理層積層体をパターニングし、ソース電極およびドレイン電極を形成するパターニング工程と、上記ソース電極および上記ドレイン電極上に有機半導体層を形成する有機半導体層形成工程と、上記有機半導体層上にゲート絶縁層を形成するゲート絶縁層形成工程と、上記ゲート絶縁層上にゲート電極を形成するゲート電極形成工程と、を有することを特徴とする薄膜トランジスタ基板の製造方法を提供することにより、上記目的を達成する。【選択図】図1
請求項(抜粋):
基板上に金属電極層を形成する金属電極層形成工程と、
前記金属電極層の上面に、電子吸引性または電子供与性の官能基を有する表面処理剤で表面処理を行うことにより、表面処理層積層体を形成する表面処理工程と、
前記表面処理層積層体をパターニングし、ソース電極およびドレイン電極を形成するパターニング工程と、
前記ソース電極および前記ドレイン電極上に有機半導体層を形成する有機半導体層形成工程と、
前記有機半導体層上にゲート絶縁層を形成するゲート絶縁層形成工程と、
前記ゲート絶縁層上にゲート電極を形成するゲート電極形成工程と、
を有することを特徴とする薄膜トランジスタ基板の製造方法。
IPC (5件):
H01L 21/336
, H01L 29/786
, H01L 29/417
, H01L 21/28
, H01L 51/05
FI (7件):
H01L29/78 627C
, H01L29/78 618B
, H01L29/78 616U
, H01L29/78 616V
, H01L29/50 M
, H01L21/28 301B
, H01L29/28 100A
Fターム (70件):
4M104AA09
, 4M104AA10
, 4M104BB02
, 4M104BB04
, 4M104BB05
, 4M104BB06
, 4M104BB07
, 4M104BB08
, 4M104BB09
, 4M104BB13
, 4M104BB14
, 4M104BB16
, 4M104BB17
, 4M104BB18
, 4M104BB36
, 4M104CC01
, 4M104DD22
, 4M104DD51
, 4M104FF13
, 4M104GG09
, 5F110AA16
, 5F110AA26
, 5F110BB01
, 5F110CC03
, 5F110CC05
, 5F110DD01
, 5F110DD02
, 5F110DD05
, 5F110DD12
, 5F110DD25
, 5F110EE01
, 5F110EE02
, 5F110EE03
, 5F110EE04
, 5F110EE06
, 5F110EE42
, 5F110EE43
, 5F110EE44
, 5F110EE45
, 5F110FF01
, 5F110FF02
, 5F110FF03
, 5F110FF27
, 5F110FF29
, 5F110FF36
, 5F110GG05
, 5F110GG06
, 5F110GG24
, 5F110GG25
, 5F110GG42
, 5F110GG44
, 5F110GG57
, 5F110HK01
, 5F110HK02
, 5F110HK03
, 5F110HK04
, 5F110HK06
, 5F110HK07
, 5F110HK21
, 5F110HK32
, 5F110HK33
, 5F110HK34
, 5F110HK35
, 5F110HK42
, 5F110NN27
, 5F110NN33
, 5F110NN35
, 5F110NN36
, 5F110NN71
, 5F110NN72
引用特許:
前のページに戻る