特許
J-GLOBAL ID：201203060326177710

電界効果トランジスタおよび半導体装置の作製方法

発明者：
竹村 保彦

竹村 保彦 について


出願人/特許権者：
株式会社半導体エネルギー研究所

株式会社半導体エネルギー研究所 について


公報種別：公開公報
出願番号（国際出願番号）：特願2011-192413
公開番号（公開出願番号）：特開2012-074692
出願日： 2011年09月05日
公開日（公表日）： 2012年04月12日
要約：
【課題】導体半導体接合を用いた電界効果トランジスタのゼロ電流を低減せしめる構造を提供する。【解決手段】半導体層101とゲート105の間に、絶縁物104により周囲を覆われた導体もしくは半導体よりなり、半導体層101を横切るように形成されたフローティング電極102を形成し、これを帯電させることにより、ソース電極103aやドレイン電極103bからのキャリアの流入を防止する。このため半導体層101中のキャリア濃度を十分に低く維持でき、よって、ゼロ電流を低減できる。【選択図】図1
請求項（抜粋）：
半導体層と、半導体層の第1の面に接して設けられた第1および第2の導体電極と、半導体層の第1の面あるいは第2の面に設けられたゲートとを有する電界効果トランジスタにおいて、半導体層とゲートとの間に、絶縁物に周囲を覆われた導体もしくは半導体よりなり、所定の電荷により帯電したフローティング電極を有し、フローティング電極は、半導体層を横切るように設けられ、かつ、電界効果トランジスタにはPN接合が存在しないことを特徴とする電界効果トランジスタ。
IPC (7件)：
H01L 21/336 ,  H01L 29/786 ,  H01L 27/108 ,  H01L 21/824 ,  H01L 29/788 ,  H01L 29/792 ,  H01L 27/115
FI (10件)：
H01L29/78 617S ,  H01L29/78 618B ,  H01L29/78 616V ,  H01L29/78 626Z ,  H01L29/78 613B ,  H01L27/10 321 ,  H01L27/10 671C ,  H01L27/10 621Z ,  H01L29/78 371 ,  H01L27/10 434
Fターム (71件)：
5F083AD02 ,  5F083AD21 ,  5F083AD69 ,  5F083EP02 ,  5F083EP21 ,  5F083ER21 ,  5F083GA11 ,  5F083JA01 ,  5F083JA02 ,  5F083JA36 ,  5F083JA39 ,  5F083JA56 ,  5F083JA60 ,  5F083PR40 ,  5F101BA17 ,  5F101BB01 ,  5F101BD12 ,  5F101BE07 ,  5F110AA06 ,  5F110AA08 ,  5F110AA26 ,  5F110BB06 ,  5F110BB11 ,  5F110CC05 ,  5F110CC07 ,  5F110DD01 ,  5F110DD02 ,  5F110DD03 ,  5F110DD04 ,  5F110DD05 ,  5F110EE02 ,  5F110EE03 ,  5F110EE04 ,  5F110EE07 ,  5F110EE15 ,  5F110EE44 ,  5F110FF01 ,  5F110FF02 ,  5F110FF03 ,  5F110FF04 ,  5F110FF09 ,  5F110FF27 ,  5F110FF29 ,  5F110FF40 ,  5F110GG01 ,  5F110GG06 ,  5F110GG07 ,  5F110GG13 ,  5F110GG14 ,  5F110GG15 ,  5F110GG25 ,  5F110GG28 ,  5F110GG43 ,  5F110HJ04 ,  5F110HK17 ,  5F110HL02 ,  5F110HL07 ,  5F110HM17 ,  5F110NN03 ,  5F110NN04 ,  5F110NN22 ,  5F110NN23 ,  5F110NN24 ,  5F110NN27 ,  5F110NN34 ,  5F110NN35 ,  5F110NN36 ,  5F110NN62 ,  5F110NN72 ,  5F110NN74 ,  5F110QQ19
引用特許：
出願人引用 (7件)
全件表示
審査官引用 (7件)
全件表示

前のページに戻る

TOP

BOTTOM