特許
J-GLOBAL ID：201203085312464221
電子機器
発明者：
,
出願人/特許権者：
代理人 (1件)：
玉村 静世
公報種別：公開公報
出願番号（国際出願番号）：特願2010-146142
公開番号（公開出願番号）：特開2012-008920
出願日： 2010年06月28日
公開日（公表日）： 2012年01月12日
要約：
【課題】アクセスを制御する半導体部品に負担をかけることなく当該半導体部品が出力する信号の高調波成分によって当該信号によるタイミングウインドウが不所望に狭められことを抑制する。【解決手段】基板上でアクセスを制御する半導体部品が出力するクロック信号やコマンド及びアドレス信号の有効性を示すイネーブル制御信号を基板上でアクセスされる別の半導体部品に供給する信号伝送経路の所定ノードから分岐してグランドプレーンに至る特定伝送経路に容量素子を直列配置する。前記容量素子は、イネーブル制御信号の高調波成分に対してグランドプレーンへのショート経路として機能し、当該容量素子がない場合に比べて前記イネーブル制御信号のスルーレートを小さくし且つそのタイミングウインドウを大きくする。【選択図】図1
請求項（抜粋）：
第1半導体部品搭載領域に形成された複数の第1端子、第2半導体部品搭載領域に形成された複数の第2端子、および前記複数の第1端子と前記複数の第2端子とをそれぞれ繋ぐ伝送経路、を有する基板と、
前記第1半導体部品搭載領域に搭載された第1半導体部品と、
前記第2半導体部品搭載領域に搭載された第2半導体部品と、
を含み、
前記第2半導体部品は、クロック信号に同期動作される複数のメモリデバイスを有し、
前記第1半導体部品は、前記第2半導体部品を制御するメモリコントローラを有し、
前記複数の伝送経路は、前記第1半導体部品から前記第2半導体部品に前記クロック信号を供給するクロック伝送経路、前記第1半導体部品から前記第2半導体部品にコマンド及びアドレス信号を供給するコマンドアドレス伝送経路、前記第1半導体部品と前記第2半導体部品との間でデータ伝送を行うためのデータ系伝送経路、及び前記クロック信号と前記コマンド及びアドレス信号の有効性を示すための第1コントロール系信号を前記第1半導体部品から前記第2半導体部品に伝送する第1コントロール系伝送経路とを含み、
前記基板は更に、グランドプレーンと、前記第1コントロール系伝送経路の途中から分岐してグランドプレーンに至る第1特定伝送経路と、前記第1特定伝送経路に直列配置された第1容量素子とを有し、
前記第1容量素子は前記第1コントロール系伝送経路の信号伝送方向基端から前記第1特定伝送経路への分岐点までの経路の寄生容量よりも大きな容量値を持つ、電子機器。
IPC (1件)：
FI (2件)：
G06F12/00 564D
, G06F12/00 597D
出願人引用 (11件)
全件表示
審査官引用 (11件)
全件表示
前のページに戻る
