特許
J-GLOBAL ID：200903013609689560

メモリ装置

発明者：
船場 誠司

船場 誠司 について

, 
西尾 洋二

西尾 洋二 について


出願人/特許権者：
エルピーダメモリ株式会社

エルピーダメモリ株式会社 について


代理人 (1件)： 後藤 洋介 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願2001-270518
公開番号（公開出願番号）：特開2003-085121
出願日： 2001年09月06日
公開日（公表日）： 2003年03月20日
要約：
【要約】【課題】 コントローラを複数のメモリモジュールと共に、マザーボード上に搭載したメモリ装置において、高速動作の際に生じる反射による波形歪を軽減できるメモリ装置を提供することである。【解決手段】 コントローラによるメモリモジュール上のメモリユニット書込/読出時に、信号反射が生じるため、アクティブ終端器をコントローラ及びメモリユニットに設けた構成を備えたメモリ装置が得られる。このアクティブ終端器は、データバス及び/又はクロックバスに対応して設けられ、アクティブ終端器は、データバス、クロックバスに対応したメモリユニット内の線路を終端するために設けられる。コントローラ及びメモリユニットに設けられるアクティブ終端器は、データの受信側になった場合に不動作状態に制御されても良い。
請求項（抜粋）：
バスに対して、電気的に接続された複数のメモリユニットと、前記バスの一端に接続され、前記複数のメモリユニットの読出、書込を制御するコントローラとを有するメモリ装置において、前記コントローラには、前記読出制御時にのみ動作状態となるアクティブ終端回路が設けられていることを特徴とするメモリ装置。
IPC (5件)：
G06F 13/16 510 ,  G06F 3/00 ,  G06F 12/00 550 ,  G11C 11/409 ,  H03K 19/0175
FI (5件)：
G06F 13/16 510 A ,  G06F 3/00 K ,  G06F 12/00 550 K ,  G11C 11/34 354 Q ,  H03K 19/00 101 Q
Fターム (20件)：
5B060MB00 ,  5J056AA00 ,  5J056AA40 ,  5J056BB02 ,  5J056DD13 ,  5J056DD28 ,  5J056FF01 ,  5J056FF08 ,  5M024AA41 ,  5M024AA49 ,  5M024BB30 ,  5M024BB33 ,  5M024BB34 ,  5M024DD90 ,  5M024HH09 ,  5M024HH11 ,  5M024JJ03 ,  5M024PP01 ,  5M024PP02 ,  5M024PP03
引用特許：
出願人引用 (10件)
全件表示
審査官引用 (7件)
全件表示

前のページに戻る

TOP

BOTTOM