特許
J-GLOBAL ID：200903045738467620

メモリモジュール、メモリチップ、及びメモリシステム

発明者：
船場 誠司

船場 誠司 について

, 
西尾 洋二

西尾 洋二 について


出願人/特許権者：
エルピーダメモリ株式会社

エルピーダメモリ株式会社 について


代理人 (2件)： 後藤 洋介 ,  池田 憲保
公報種別：公開公報
出願番号（国際出願番号）：特願2002-318271
公開番号（公開出願番号）：特開2004-152131
出願日： 2002年10月31日
公開日（公表日）： 2004年05月27日
要約：
【課題】高速信号での書込み読み出しに対しても波形の乱れを抑圧できる。【解決手段】メモリモジュール10では、表裏面または隣接するような接近した位置のDRAM12をメモリ群としてかつ隣接するメモリ群をランク-1とランク-2とのペアとする分岐配線長が短い「T」型分岐構造によりCAR13と接続する配線形状を有している。更に、ペアを形成する二つのランクの受信側を開放端とし、受信しない側で終端抵抗14によりアクティブ終端している。このような構成により、相乗効果で反射を極力小さく抑えることができる。【選択図】 図1
請求項（抜粋）：
コマンドアドレス信号用レジスタとそれぞれがコマンドアドレス信号端子にアクティブ終端回路を有する複数のメモリチップとを搭載し、前記レジスタ及びメモリチップ相互間を内部で配線接続するメモリモジュールにおいて、それぞれが相互に表裏面または隣接する近傍に配置する複数の前記メモリチップにより形成されるメモリ群を二つのランクに構成して、隣接する二つのメモリ群を一組として、一つのメモリ群に二つもしくは三つ、または二つのメモリ群に四つまたは五つのメモリチップを配置し、前記レジスタに対応する複数のメモリ群へ接続するコマンドアドレス信号配線を、隣接する二つのメモリ群を組にして「T」型分岐構造と成し、この一組のメモリ群同士ではアクセスしない方の前記ランクに属するメモリ群のメモリチップのみのコマンドアドレス信号端子をアクティブ終端することを特徴とするメモリモジュール。
IPC (4件)：
G06F12/00 ,  G06F13/16 ,  G11C5/00 ,  G11C11/401
FI (4件)：
G06F12/00 550K ,  G06F13/16 510A ,  G11C5/00 303Z ,  G11C11/34 362Z
Fターム (19件)：
5B060MM06 ,  5M024AA50 ,  5M024BB27 ,  5M024BB33 ,  5M024BB34 ,  5M024DD80 ,  5M024DD90 ,  5M024HH09 ,  5M024JJ03 ,  5M024LL01 ,  5M024LL02 ,  5M024LL11 ,  5M024MM09 ,  5M024PP01 ,  5M024PP02 ,  5M024PP03 ,  5M024PP05 ,  5M024PP07 ,  5M024PP10
引用特許：
出願人引用 (15件)
全件表示

前のページに戻る

TOP

BOTTOM