半導体装置

発明者： , ,
出願人/特許権者：
公報種別：公開公報
出願番号（国際出願番号）：特願2011-153615
公開番号（公開出願番号）：特開2012-039101
出願日： 2011年07月12日
公開日（公表日）： 2012年02月23日
要約：

【課題】電力が供給されない状況でも記憶内容の保持が可能で、かつ、書き込み回数にも制限が無い、新たな構造の半導体装置を提供する。【解決手段】第1のトランジスタ160と、第2のトランジスタ162と、第1のトランジスタ160のソース領域またはドレイン領域120と、第2のトランジスタ162のチャネル形成領域144との間に設けられた絶縁層128と、を含むメモリセルを有し、第1のトランジスタ160と、第2のトランジスタ162とは、少なくとも一部が重畳して設けられる半導体装置である。また、絶縁層128と第2のトランジスタのゲート絶縁層146は、式((ta/tb)×(εrb/εra)<0.1)を満たす。(但し、式中、taはゲート絶縁層146の膜厚を示し、tbは絶縁層128の膜厚を示し、εraはゲート絶縁層146の誘電率を示し、εrbは絶縁層128の誘電率を示す。)【選択図】図1

請求項（抜粋）：

第1のチャネル形成領域と、前記第1のチャネル形成領域上に設けられた第1のゲート絶縁層と、前記第1のチャネル形成領域と重畳して、前記第1のゲート絶縁層上に設けられた第1のゲート電極と、前記第1のチャネル形成領域を挟むように設けられたソース領域およびドレイン領域と、を有する第1のトランジスタと、第2のチャネル形成領域と、前記第2のチャネル形成領域と電気的に接続するソース電極およびドレイン電極と、前記第2のチャネル形成領域上に設けられた第2のゲート電極と、前記第2のチャネル形成領域と前記第2のゲート電極との間に設けられた第2のゲート絶縁層と、を有する第2のトランジスタと、前記ソース領域または前記ドレイン領域と、前記第2のチャネル形成領域との間に設けられた絶縁層と、を含むメモリセルを有し、前記第1のトランジスタと、前記第2のトランジスタとは、少なくとも一部が重畳して設けられ、前記第2のゲート絶縁層と前記絶縁層は、下記式(1)を満たす、半導体装置。

IPC (10件)：

H01L 27/108 , H01L 21/824 , H01L 29/786 , H01L 27/115 , H01L 29/788 , H01L 29/792 , H01L 27/08 , H01L 21/823 , H01L 27/092 , H01L 27/10

FI (10件)：

H01L27/10 321 , H01L29/78 613B , H01L29/78 618B , H01L29/78 617T , H01L29/78 619A , H01L27/10 434 , H01L29/78 371 , H01L27/08 331E , H01L27/08 321D , H01L27/10 481

Fターム (164件)：

5F048AA01 , 5F048AA07 , 5F048AB01 , 5F048AC04 , 5F048AC10 , 5F048BA01 , 5F048BA14 , 5F048BA16 , 5F048BB01 , 5F048BB05 , 5F048BB08 , 5F048BB09 , 5F048BB11 , 5F048BB12 , 5F048BB16 , 5F048BC06 , 5F048BC18 , 5F048BD04 , 5F048BF02 , 5F048BF03 , 5F048BF06 , 5F048BF07 , 5F048BF11 , 5F048BF16 , 5F048BG13 , 5F048BG14 , 5F048CB01 , 5F048CB03 , 5F048DA24 , 5F083AD02 , 5F083AD21 , 5F083AD69 , 5F083EP02 , 5F083EP21 , 5F083EP76 , 5F083EP77 , 5F083ER21 , 5F083GA09 , 5F083GA11 , 5F083HA02 , 5F083HA06 , 5F083JA02 , 5F083JA05 , 5F083JA19 , 5F083JA36 , 5F083JA37 , 5F083JA39 , 5F083JA40 , 5F083JA56 , 5F083JA60 , 5F083NA01 , 5F083PR22 , 5F083PR33 , 5F083PR40 , 5F101BA17 , 5F101BB01 , 5F101BD12 , 5F101BD33 , 5F101BD34 , 5F101BE07 , 5F101BH16 , 5F110AA01 , 5F110AA04 , 5F110AA06 , 5F110BB01 , 5F110BB04 , 5F110BB06 , 5F110BB08 , 5F110BB11 , 5F110CC01 , 5F110CC02 , 5F110CC05 , 5F110DD02 , 5F110DD05 , 5F110DD07 , 5F110DD12 , 5F110DD13 , 5F110DD14 , 5F110DD15 , 5F110DD17 , 5F110EE02 , 5F110EE03 , 5F110EE04 , 5F110EE05 , 5F110EE06 , 5F110EE09 , 5F110EE14 , 5F110EE31 , 5F110EE38 , 5F110EE42 , 5F110EE43 , 5F110EE44 , 5F110EE45 , 5F110FF01 , 5F110FF02 , 5F110FF03 , 5F110FF04 , 5F110FF05 , 5F110FF06 , 5F110FF07 , 5F110FF09 , 5F110FF23 , 5F110FF25 , 5F110FF26 , 5F110FF28 , 5F110FF29 , 5F110GG01 , 5F110GG02 , 5F110GG07 , 5F110GG12 , 5F110GG25 , 5F110GG28 , 5F110GG32 , 5F110GG33 , 5F110GG34 , 5F110GG35 , 5F110GG43 , 5F110GG57 , 5F110GG58 , 5F110HJ01 , 5F110HK01 , 5F110HK02 , 5F110HK03 , 5F110HK04 , 5F110HK05 , 5F110HK06 , 5F110HK07 , 5F110HK21 , 5F110HK22 , 5F110HK32 , 5F110HK33 , 5F110HK34 , 5F110HK40 , 5F110HL01 , 5F110HL02 , 5F110HL03 , 5F110HL04 , 5F110HL06 , 5F110HL08 , 5F110HL12 , 5F110HL22 , 5F110HL23 , 5F110HL24 , 5F110HM03 , 5F110HM15 , 5F110HM17 , 5F110NN03 , 5F110NN04 , 5F110NN22 , 5F110NN23 , 5F110NN24 , 5F110NN27 , 5F110NN28 , 5F110NN33 , 5F110NN34 , 5F110NN35 , 5F110NN62 , 5F110NN65 , 5F110NN72 , 5F110NN74 , 5F110NN78 , 5F110QQ06 , 5F110QQ08 , 5F110QQ19

引用特許：

出願人引用 (8件)

半導体記憶装置と、その半導体記憶装置におけるデータの書込および読出方法
公報種別：公開公報出願番号：特願平5-319740 出願人：三菱電機株式会社
半導体装置
公報種別：公開公報出願番号：特願2008-299436 出願人：株式会社ルネサステクノロジ
半導体装置及びその製造方法
公報種別：公開公報出願番号：特願2002-137268 出願人：株式会社東芝

全件表示

前のページに戻る