特許
J-GLOBAL ID:201303014406098140

半導体装置

発明者:
出願人/特許権者:
代理人 (5件): 三好 秀和 ,  岩▲崎▼ 幸邦 ,  伊藤 正和 ,  高橋 俊一 ,  高松 俊雄
公報種別:公開公報
出願番号(国際出願番号):特願2011-213733
公開番号(公開出願番号):特開2013-030725
出願日: 2011年09月29日
公開日(公表日): 2013年02月07日
要約:
【課題】シリコン基板直上の窒化アルミニウム層の平坦性が低いことに起因する信頼性の低下が抑制された半導体装置を提供する。【解決手段】シリコン基板10と、シリコン基板上に配置された、不純物としてシリコンがドープされた領域を有する窒化アルミニウム層20と、窒化アルミニウム層上に配置された、複数の窒化物半導体膜が積層された構造のバッファ層30と、バッファ層上に配置された、窒化物半導体からなる半導体機能層40とを備える。【選択図】図1
請求項(抜粋):
シリコン基板と、 前記シリコン基板上に配置された、不純物としてシリコンが全面にドープされた領域を有する窒化アルミニウム層と、 前記窒化アルミニウム層上に配置された、複数の窒化物半導体膜が積層された構造のバッファ層と、 前記バッファ層上に配置された、窒化物半導体からなる半導体機能層と を備えることを特徴とする半導体装置。
IPC (7件):
H01L 21/20 ,  H01L 21/338 ,  H01L 29/778 ,  H01L 29/812 ,  H01L 29/47 ,  H01L 29/872 ,  H01L 21/205
FI (4件):
H01L21/20 ,  H01L29/80 H ,  H01L29/48 D ,  H01L21/205
Fターム (40件):
4M104AA04 ,  4M104FF31 ,  4M104GG03 ,  4M104GG12 ,  4M104HH20 ,  5F045AA04 ,  5F045AB09 ,  5F045AB14 ,  5F045AC01 ,  5F045AC05 ,  5F045AC08 ,  5F045AC12 ,  5F045AC19 ,  5F045AF03 ,  5F045AF04 ,  5F045BB16 ,  5F045CA07 ,  5F045DA53 ,  5F045EE19 ,  5F102FA01 ,  5F102GB01 ,  5F102GC01 ,  5F102GD01 ,  5F102GJ03 ,  5F102GK04 ,  5F102GK08 ,  5F102GL04 ,  5F102GM04 ,  5F102GQ01 ,  5F102GR07 ,  5F102HC01 ,  5F152LL05 ,  5F152LN04 ,  5F152LN12 ,  5F152LN13 ,  5F152MM02 ,  5F152MM05 ,  5F152NN03 ,  5F152NP09 ,  5F152NQ09
引用特許:
審査官引用 (6件)
全件表示

前のページに戻る