特許
J-GLOBAL ID：201303015459121019

不揮発性半導体記憶装置およびその製造方法

発明者：
田中 均洋

田中 均洋 について

, 
小野寺 彰

小野寺 彰 について


出願人/特許権者：
ソニー株式会社

ソニー株式会社 について


代理人 (1件)： 森 幸一
公報種別：特許公報
出願番号（国際出願番号）：特願2001-000687
公開番号（公開出願番号）：特開2002-203916
特許番号：特許第4940494号
出願日： 2001年01月05日
公開日（公表日）： 2002年07月19日
請求項（抜粋）：
【請求項1】Si基板上にゲート絶縁膜を介してゲート電極が形成され、このゲート電極の両側の部分における上記Si基板にソース領域およびドレイン領域が形成されたトランジスタを有し、 上記Si基板上にSiO2 膜、Li、BeまたはMgの拡散防止膜としてのSi3 N4 膜、シード層としてのSiO2 膜、このシード層としてのSiO2 膜上にc軸優先配向した、Li、BeおよびMgからなる群より選ばれた少なくとも一種類の元素によりZnの一部が置換された強誘電性のZnO薄膜、および、導電性のZnO薄膜が順次積層され、 上記Si基板上に順次積層された上記SiO2 膜、上記Si3 N4 膜、上記SiO2 膜および上記強誘電性のZnO薄膜が上記ゲート絶縁膜を形成し、 上記導電性のZnO薄膜が上記ゲート電極を形成する不揮発性半導体記憶装置。
IPC (5件)：
H01L 29/792 ( 200 6.01) ,  H01L 29/788 ( 200 6.01) ,  H01L 21/336 ( 200 6.01) ,  H01L 27/105 ( 200 6.01) ,  H01L 21/8246 ( 200 6.01)
FI (2件)：
H01L 29/78 371 ,  H01L 27/10 444 A
引用特許：
出願人引用 (8件)
全件表示
審査官引用 (6件)
全件表示
引用文献：
出願人引用 (1件) 審査官引用 (1件)

前のページに戻る

TOP

BOTTOM