特許
J-GLOBAL ID：201303018796798305

半導体装置

発明者：
亀代 典史

亀代 典史 について

, 
横山 夏樹

横山 夏樹 について


出願人/特許権者：
株式会社日立製作所

株式会社日立製作所 について


代理人 (3件)： 井上 学 ,  戸田 裕二 ,  岩崎 重美
公報種別：公開公報
出願番号（国際出願番号）：特願2012-213405
公開番号（公開出願番号）：特開2013-110388
出願日： 2012年09月27日
公開日（公表日）： 2013年06月06日
要約：
【課題】 SiCを含む基板を用いた接合障壁ショットキーダイオードの逆バイアス時の耐圧の低下を抑制することで、半導体装置の信頼性を向上させる。【解決手段】 0.1cm2以上のアクティブ面積を有するJBSダイオードにおいて、アクティブ領域内の接合障壁領域であるp型半導体領域3の割合を相対的に大きくすることで、ドリフト層2とショットキー電極4とが接するショットキー界面の面積を十分に小さくし、ドリフト層2内に存在する欠陥に起因する耐圧の低下を防ぐ。【選択図】 図2
請求項（抜粋）：
第1導電型を有し、炭化珪素を含む半導体基板と、 前記半導体基板上に形成された、前記第1導電型を有する第1半導体領域と、 前記第1半導体領域の主面において0.1cm2以上の面積を有するアクティブ領域と、 前記アクティブ領域内の前記第1半導体領域の上面に形成された、前記第1導電型と反対の第2導電型を有する複数の第2半導体領域と、 前記アクティブ領域内の前記第1半導体領域とショットキー接続する第1電極と、 前記半導体基板の裏面と電気的に接続された第2電極と、 を有するショットキーバリアダイオードにおいて、 前記第1半導体領域が有する欠陥の密度DEPと、前記アクティブ領域内で前記複数の第2半導体領域から露出している前記第1半導体領域の面積ASとの積が、DEP×AS≦223を満たすことを特徴とする半導体装置。
IPC (2件)：
H01L 29/47 ,  H01L 29/872
FI (2件)：
H01L29/48 D ,  H01L29/48 F
Fターム (7件)：
4M104AA03 ,  4M104DD37 ,  4M104FF31 ,  4M104FF32 ,  4M104FF35 ,  4M104GG03 ,  4M104HH20
引用特許：
審査官引用 (7件)
全件表示

前のページに戻る

TOP

BOTTOM