特許
J-GLOBAL ID：201303027599940166

半導体装置

発明者：
住友 正清

住友 正清 について

, 
深津 重光

深津 重光 について


出願人/特許権者：
株式会社デンソー

株式会社デンソー について


代理人 (1件)： 特許業務法人ゆうあい特許事務所
公報種別：公開公報
出願番号（国際出願番号）：特願2011-241220
公開番号（公開出願番号）：特開2013-098415
出願日： 2011年11月02日
公開日（公表日）： 2013年05月20日
要約：
【課題】オン電圧の低減を図りつつ、ターンオフ時のスイッチング速度を速くすることができる半導体装置を提供する。【解決手段】一部のゲート電極7aを第1ゲートパッド9aに接続すると共に残部のゲート電極7bを第2ゲートパッド9bに接続し、一部のゲート電極7aと残部のゲート電極7bとを第1、第2ゲートパッド9a、9bを介して互いに独立した制御が可能となるようにする。そして、ターンオフされる際、残部のゲート電極7bに反転層15が形成されないターンオフ電圧が印加された後、一部のゲート電極7aに反転層15が形成されないターンオフ電圧が印加されるようにする。【選択図】図1
請求項（抜粋）：
第1導電型のコレクタ層(1)と、 前記コレクタ層(1)上に形成された第2導電型のドリフト層(3)と、 前記ドリフト層(3)上に形成された第1導電型のベース層(4)と、 前記ベース層(4)を貫通して前記ドリフト層(3)に達し、所定方向に延設された複数のトレンチ(5)と、 前記複数のトレンチ(5)の壁面にそれぞれ形成されたゲート絶縁膜(6)と、 前記ゲート絶縁膜(6)上にそれぞれ形成されたゲート電極(7a、7b)と、 前記ベース層(4)の表層部であって、前記トレンチ(5)の側部に形成された第2導電型のエミッタ層(10)と、 前記エミッタ層(10)と電気的に接続されるエミッタ電極(13)と、 前記コレクタ層(1)と電気的に接続されるコレクタ電極(14)と、を備え、 前記ベース層(4)のうち前記ゲート絶縁膜(6)と接する部分に反転層(15)が形成されるターンオン電圧が前記ゲート電極(7a、7b)に印加されることにより、前記エミッタ電極(13)と前記コレクタ電極(14)との間に電流を流す半導体装置において、 複数の前記ゲート電極(7a、7b)は、一部のゲート電極(7a)が第1ゲートパッド(9a)に接続されていると共に残部のゲート電極(7b)が第2ゲートパッド(9b)に接続され、前記一部のゲート電極(7a)と前記残部のゲート電極(7b)とは前記第1、第2ゲートパッド(9a、9b)を介して互いに独立した制御が可能とされており、 ターンオフされる際、前記残部のゲート電極(7b)に前記反転層(15)が形成されないターンオフ電圧が印加された後、前記一部のゲート電極(7a)に前記反転層(15)が形成されないターンオフ電圧が印加されることを特徴とする半導体装置。
IPC (2件)：
H01L 29/78 ,  H01L 29/739
FI (4件)：
H01L29/78 652K ,  H01L29/78 653A ,  H01L29/78 652S ,  H01L29/78 655G
引用特許：
出願人引用 (7件)
全件表示
審査官引用 (7件)
全件表示

前のページに戻る

TOP

BOTTOM