半導体装置

発明者：
出願人/特許権者：
公報種別：公開公報
出願番号（国際出願番号）：特願2012-107679
公開番号（公開出願番号）：特開2013-009311
出願日： 2012年05月09日
公開日（公表日）： 2013年01月10日
要約：

【課題】半導体を用いた半導体装置として、論理回路がある。論理回路にはダイナミック論理回路とスタティック論理回路とがあり、トランジスタ等を用いて構成される。ダイナミック論理回路は情報を一定期間保持することができる。そのため、ダイナミック論理回路は、スタティック論理回路と比較して、トランジスタからのリーク電流が問題となる。【解決手段】論理回路は、オフ電流が小さい第1のトランジスタと、ゲートが電気的に接続された第2のトランジスタと、を有し、第2のトランジスタのゲートのノードには第1のトランジスタを介して電荷が供給される。ノードに対して、複数の容量を介して電荷を供給する。電荷の状態に応じて、第2のトランジスタのオン、オフが制御される。第1のトランジスタは、チャネル形成領域に酸化物半導体を有する。【選択図】図1

請求項（抜粋）：

複数の容量と、第1のトランジスタと、第2のトランジスタと、を有し、前記複数の容量の一方の電極は、すべて前記第2のトランジスタのゲートと電気的に接続され、前記複数の容量の一方の電極は、すべて前記第1のトランジスタのソース及びドレインの一方と電気的に接続され、前記複数の容量の他方の電極は、それぞれ複数の端子と電気的に接続され、前記第1のトランジスタを介して入力される信号に応じた電荷が前記第2のトランジスタのゲートに保持され、前記保持された電荷と、前記複数の端子に入力される信号とによって、前記第2のトランジスタのオン又はオフが制御されることを特徴とする半導体装置。

IPC (2件)：

H03K 19/096 , H03K 17/06

FI (3件)：

H03K19/096 A , H03K19/096 B , H03K17/06 C

Fターム (37件)：

5J055AX28 , 5J055BX16 , 5J055CX27 , 5J055DX22 , 5J055DX56 , 5J055DX62 , 5J055DX72 , 5J055DX73 , 5J055DX83 , 5J055EX02 , 5J055EY10 , 5J055EY21 , 5J055EZ19 , 5J055EZ25 , 5J055EZ54 , 5J055FX05 , 5J055FX12 , 5J055FX37 , 5J055GX01 , 5J055GX04 , 5J055GX06 , 5J055GX08 , 5J055GX09 , 5J056AA03 , 5J056BB49 , 5J056CC29 , 5J056DD13 , 5J056DD29 , 5J056DD51 , 5J056EE06 , 5J056EE08 , 5J056FF01 , 5J056FF09 , 5J056GG09 , 5J056KK01 , 5J056KK02 , 5J056KK03

引用特許：

出願人引用 (9件)

特開昭59-002438
ドミノCMOS論理回路
公報種別：公開公報出願番号：特願2005-198733 出願人：沖電気工業株式会社
半導体装置
公報種別：公開公報出願番号：特願平11-269382 出願人：ソニー株式会社

全件表示

前のページに戻る