特許
J-GLOBAL ID:200903099071223282
ドミノCMOS論理回路
発明者:
出願人/特許権者:
代理人 (1件):
柿本 恭成
公報種別:公開公報
出願番号(国際出願番号):特願2005-198733
公開番号(公開出願番号):特開2007-019811
出願日: 2005年07月07日
公開日(公表日): 2007年01月25日
要約:
【課題】 ドミノCMOS論理回路の動作速度を向上させる。【解決手段】 プリチャージ動作時にオン状態となって内部ノードN1を電源電位VDDに充電するPMOS1と、論理動作時にオン状態となって内部ノードN2を接地電位GNDに接続するNMOS2と、複数の入力信号INa,INbに従って内部ノードN1,N2間をオン/オフ制御する論理回路網10Aと、この内部ノードN1のレベルを反転して出力信号OUTを出力するインバータ3Aを備えたドミノCMOS論理回路において、論理回路網10Aを複数のDMOS11d,12dで構成し、インバータ3AをNMOS3nとPDMOS3dで構成すると共に、回路全体をSOI基板上に形成する。【選択図】 図1
請求項(抜粋):
プリチャージ動作時にオン状態となって第1のノードを電源電位に充電する第1のトランジスタと、論理動作時にオン状態となって第2のノードを接地電位に接続する第2のトランジスタと、複数の入力信号に従って導通状態が制御される複数のトランジスタで構成され、該入力信号の論理演算結果に従って前記第1及び第2のノード間をオン/オフ制御する論理回路網と、前記第1のノードのレベルを反転して出力信号として出力するインバータとを備えたドミノCMOS論理回路において、
前記論理回路網をデプレッション型のMOSトランジスタで構成し、前記インバータをNチャネルMOSトランジスタとデプレッション型のPチャネルMOSトランジスタとで構成すると共に、これらの第1及び第2のトランジスタ、論理回路網及びインバータをSOI基板上に形成したことを特徴とするドミノCMOS論理回路。
IPC (2件):
H03K 19/096
, H01L 29/786
FI (4件):
H03K19/096 B
, H01L29/78 613A
, H01L29/78 622
, H01L29/78 626Z
Fターム (22件):
5F110AA01
, 5F110BB04
, 5F110BB20
, 5F110CC02
, 5F110DD05
, 5F110DD13
, 5F110GG02
, 5F110GG12
, 5F110GG52
, 5J056AA03
, 5J056BB02
, 5J056CC00
, 5J056CC19
, 5J056DD13
, 5J056DD17
, 5J056DD39
, 5J056DD40
, 5J056DD43
, 5J056DD52
, 5J056FF07
, 5J056FF09
, 5J056KK02
引用特許:
出願人引用 (2件)
-
ダイナミック回路
公報種別:公開公報
出願番号:特願平5-083100
出願人:松下電器産業株式会社
-
ダイナミック論理回路
公報種別:公開公報
出願番号:特願平9-227496
出願人:日本電気株式会社
審査官引用 (14件)
全件表示
前のページに戻る