特許
J-GLOBAL ID:201303034936278639
半導体装置の作製方法
発明者:
出願人/特許権者:
公報種別:公開公報
出願番号(国際出願番号):特願2012-199196
公開番号(公開出願番号):特開2013-048246
出願日: 2012年09月11日
公開日(公表日): 2013年03月07日
要約:
【課題】複数のトランジスタが高集積化された素子の少なくとも一のトランジスタに、作製工程数を増加させることなくバックゲートを設ける半導体装置を提供する。【解決手段】複数のトランジスタが上下に積層されて設けられた素子において、少なくとも上部のトランジスタ102は、半導体特性を示す金属酸化物により設けられ、下部のトランジスタ100が有するゲート電極層を上部のトランジスタのチャネル形成領域と重畳するように配して、ゲート電極層と同一の層の一部を上部のトランジスタ102のバックゲートBGとして機能させる。下部のトランジスタ100は、絶縁層で覆われた状態で平坦化処理が施され、ゲート電極が露出され、上部のトランジスタ102のソース電極及びドレイン電極となる層に接続されている。【選択図】図1
請求項(抜粋):
第1のトランジスタと第2のトランジスタとを有する半導体装置の作製方法であって、
前記第1のトランジスタは、シリコン半導体を有し、
前記第2のトランジスタは、酸化物半導体を有し、
前記第1のトランジスタは、前記シリコン半導体上にゲート電極を有し、
前記第1のトランジスタの前記ゲート電極と同一工程で、前記第2のトランジスタの第1のゲート電極を形成し、
前記第1のゲート電極の形成後に、前記酸化物半導体を形成し、
前記酸化物半導体上に、第2のゲート電極を形成することを特徴とする半導体装置の作製方法。
IPC (18件):
H01L 21/824
, H01L 27/108
, H01L 27/112
, H01L 27/105
, H01L 21/336
, H01L 29/788
, H01L 29/792
, H01L 27/10
, H01L 29/786
, H01L 21/02
, H01L 27/12
, H01L 21/20
, H01L 21/823
, H01L 27/088
, H01L 27/08
, H01L 27/06
, C23C 14/08
, G11C 11/405
FI (15件):
H01L27/10 321
, H01L27/10 433
, H01L27/10 441
, H01L29/78 371
, H01L27/10 481
, H01L27/10 461
, H01L29/78 618B
, H01L29/78 617N
, H01L27/12 B
, H01L21/20
, H01L27/08 102E
, H01L27/08 331E
, H01L27/06 102A
, C23C14/08 K
, G11C11/34 352B
Fターム (168件):
4K029AA09
, 4K029AA24
, 4K029BA50
, 4K029BD01
, 4K029CA06
, 4K029DC05
, 4K029DC09
, 4K029DC35
, 5F048AB01
, 5F048AB03
, 5F048AC01
, 5F048AC10
, 5F048BA09
, 5F048BA15
, 5F048BA16
, 5F048BA20
, 5F048BB01
, 5F048BB15
, 5F048BC16
, 5F048BD01
, 5F048BF07
, 5F048BF11
, 5F048BF15
, 5F048BF16
, 5F048BG07
, 5F048CB01
, 5F048CB03
, 5F048CB04
, 5F083AD02
, 5F083AD21
, 5F083AD69
, 5F083EP02
, 5F083EP22
, 5F083EP30
, 5F083EP32
, 5F083EP76
, 5F083EP77
, 5F083ER02
, 5F083ER13
, 5F083ER21
, 5F083GA01
, 5F083GA06
, 5F083GA09
, 5F083GA11
, 5F083GA21
, 5F083HA02
, 5F083HA10
, 5F083JA56
, 5F083JA58
, 5F083JA60
, 5F083KA01
, 5F083LA11
, 5F083LA12
, 5F083LA16
, 5F083LA20
, 5F083PR22
, 5F083PR33
, 5F083PR40
, 5F083ZA12
, 5F083ZA13
, 5F083ZA15
, 5F101BA17
, 5F101BB02
, 5F101BC20
, 5F101BD02
, 5F101BD30
, 5F101BD32
, 5F101BD34
, 5F101BE01
, 5F101BE02
, 5F101BE05
, 5F101BE07
, 5F101BF02
, 5F101BF09
, 5F110AA04
, 5F110AA08
, 5F110AA16
, 5F110BB03
, 5F110BB05
, 5F110BB08
, 5F110CC02
, 5F110CC05
, 5F110DD01
, 5F110DD02
, 5F110DD03
, 5F110DD04
, 5F110DD05
, 5F110DD13
, 5F110DD14
, 5F110DD17
, 5F110DD24
, 5F110DD25
, 5F110EE30
, 5F110EE31
, 5F110EE36
, 5F110FF05
, 5F110FF28
, 5F110FF30
, 5F110FF31
, 5F110FF36
, 5F110GG01
, 5F110GG02
, 5F110GG06
, 5F110GG07
, 5F110GG12
, 5F110GG15
, 5F110GG19
, 5F110GG29
, 5F110GG32
, 5F110GG34
, 5F110GG35
, 5F110GG43
, 5F110GG57
, 5F110HJ01
, 5F110HM17
, 5F110NN02
, 5F110NN03
, 5F110NN22
, 5F110NN23
, 5F110NN24
, 5F110NN27
, 5F110NN40
, 5F110NN72
, 5F110NN77
, 5F110NN78
, 5F110PP10
, 5F110PP29
, 5F110PP35
, 5F110QQ08
, 5F110QQ11
, 5F110QQ17
, 5F110QQ19
, 5F152AA12
, 5F152AA13
, 5F152BB02
, 5F152CC02
, 5F152CC03
, 5F152CC06
, 5F152CC08
, 5F152CD14
, 5F152CE03
, 5F152CE29
, 5F152FF01
, 5F152LM09
, 5F152LP01
, 5F152LP07
, 5F152MM04
, 5F152MM19
, 5F152NN03
, 5F152NN12
, 5F152NN13
, 5F152NN14
, 5F152NN16
, 5F152NN22
, 5F152NP14
, 5F152NQ03
, 5M024AA06
, 5M024AA62
, 5M024AA63
, 5M024AA94
, 5M024BB02
, 5M024CC02
, 5M024HH01
, 5M024HH11
, 5M024PP03
, 5M024PP04
, 5M024PP05
, 5M024PP10
引用特許:
出願人引用 (11件)
-
半導体装置
公報種別:公開公報
出願番号:特願2008-168841
出願人:株式会社半導体エネルギー研究所
-
薄膜トランジスタ及びその製造方法
公報種別:公開公報
出願番号:特願2008-012593
出願人:キヤノン株式会社
-
スタティック型メモリ
公報種別:公開公報
出願番号:特願平4-252626
出願人:株式会社東芝
全件表示
審査官引用 (4件)