特許
J-GLOBAL ID:201303040982211336

メモリコントローラ

発明者:
出願人/特許権者:
代理人 (1件): 酒井 宏明
公報種別:公開公報
出願番号(国際出願番号):特願2012-248627
公開番号(公開出願番号):特開2013-041625
出願日: 2012年11月12日
公開日(公表日): 2013年02月28日
要約:
【課題】プロセッサにて処理されるデータが格納されるメモリの容量を削減する。【解決手段】メモリコントローラ2は、メモリ領域RBのアドレスBnに書き込みデータYを書き込むようにプロセッサ1からの書き込み要求を受け取ると、メモリ領域RAのアドレスAmから読み出すようにプロセッサ1から指示された読み出しデータXと、メモリ領域RBのアドレスBnに書き込むようにプロセッサ1から指示された書き込みデータYが一致するかを判定し、それらの読み出しデータXと書き込みデータYが一致する場合、書き込みデータYをメモリ領域RBのアドレスBnに書き込まないようにする。【選択図】 図1
請求項(抜粋):
第1のメモリ領域から読み出すようにプロセッサから読み出し要求される読み出しデータと、第2のメモリ領域に書き込むように前記プロセッサから書き込み要求される書き込みデータとが一致する部分を予め設定する一致要素設定部と、 前記プロセッサから書き込み要求された書き込みデータのうち、前記一致要素設定部にて設定された部分を前記第2のメモリ領域に書き込まないようにする書き込み不実行部とを備えることを特徴とするメモリコントローラ。
IPC (2件):
G06F 12/00 ,  G06T 1/20
FI (2件):
G06F12/00 560G ,  G06T1/20 B
Fターム (6件):
5B057CH02 ,  5B057CH11 ,  5B057CH14 ,  5B057CH18 ,  5B060AC13 ,  5B060CB00
引用特許:
出願人引用 (5件)
全件表示
審査官引用 (5件)
全件表示

前のページに戻る