特許
J-GLOBAL ID：201303047351663558

半導体装置およびその製造方法

発明者：
渡邉 健一

渡邉 健一 について

, 
三沢 信裕

三沢 信裕 について

, 
大塚 敏志

大塚 敏志 について


出願人/特許権者：
富士通セミコンダクター株式会社

富士通セミコンダクター株式会社 について


代理人 (3件)： 伊東 忠重 ,  伊東 忠彦 ,  山口 昭則
公報種別：公開公報
出願番号（国際出願番号）：特願2012-247939
公開番号（公開出願番号）：特開2013-030819
出願日： 2012年11月09日
公開日（公表日）： 2013年02月07日
要約：
【課題】前記半導体装置をスクライブ工程により切り離す際に、クラックが歪みを蓄積した保護膜を伝播して半導体装置内部に侵入するのを抑制し、半導体装置の製造歩留まりを向上させる。【解決手段】半導体装置は、活性素子が形成された素子領域を有する基板と、前記基板上に形成され、多層配線構造を含む積層体と、前記積層体中に、前記素子領域を囲んで連続的に延在する耐湿リングと、前記積層体中、前記耐湿リングの外側に、前記耐湿リングに沿って連続的に、前記基板の表面に達して形成された保護溝部と、前記保護溝部の底面の一部及び前記保護溝部の内側の側壁面に連続して形成された保護膜と、を有する。【選択図】図11
請求項（抜粋）：
活性素子が形成された素子領域を有する基板と、 前記基板上に形成され、多層配線構造を含む積層体と、 前記積層体中に、前記素子領域を囲んで連続的に延在する耐湿リングと、 前記積層体中、前記耐湿リングの外側に、前記耐湿リングに沿って連続的に、前記基板の表面に達して形成された保護溝部と、 前記保護溝部の底面の一部及び前記保護溝部の内側の側壁面に連続して形成された保護膜と、 を有することを特徴とする半導体装置。
IPC (3件)：
H01L 21/320 ,  H01L 21/768 ,  H01L 23/522
FI (1件)：
H01L21/88 S
Fターム (39件)：
5F033HH08 ,  5F033HH11 ,  5F033HH18 ,  5F033HH21 ,  5F033HH32 ,  5F033HH33 ,  5F033JJ11 ,  5F033JJ19 ,  5F033JJ21 ,  5F033JJ32 ,  5F033JJ33 ,  5F033KK01 ,  5F033KK11 ,  5F033KK21 ,  5F033KK32 ,  5F033MM01 ,  5F033MM02 ,  5F033MM08 ,  5F033MM12 ,  5F033MM13 ,  5F033NN06 ,  5F033NN07 ,  5F033QQ09 ,  5F033QQ10 ,  5F033QQ11 ,  5F033QQ24 ,  5F033QQ25 ,  5F033QQ27 ,  5F033QQ37 ,  5F033RR01 ,  5F033RR04 ,  5F033RR06 ,  5F033SS03 ,  5F033SS15 ,  5F033TT02 ,  5F033VV00 ,  5F033VV07 ,  5F033XX17 ,  5F033XX18
引用特許：
審査官引用 (8件)
全件表示

前のページに戻る

TOP

BOTTOM