特許
J-GLOBAL ID：201303071983075374
多層セラミック回路基板及び製造方法
発明者：
,
,
,
出願人/特許権者：
代理人 (2件)：
三好 秀和
, 伊藤 正和
公報種別：公開公報
出願番号（国際出願番号）：特願2013-141241
公開番号（公開出願番号）：特開2013-191899
出願日： 2013年07月05日
公開日（公表日）： 2013年09月26日
要約：
【課題】本発明は多層セラミック回路基板の製造方法に関する。【解決手段】本発明の一側面は、複数のセラミックグリーンシートを設ける段階と、上記複数のセラミックグリーンシートのうち少なくとも1つのセラミックグリーンシートに所望のライン形状の溝部と上記溝部に連結されたビアホールを形成する段階と、上記ビアホールを導電性物質で充填して導電性ビアを形成する段階と、上記溝部を導電性物質で充填して上記導電性ビアに連結された回路ラインを形成する段階と、上記複数のセラミックグリーンシートを積層しセラミックグリーンシートの積層体を形成する段階と、上記セラミックグリーンシートの積層体を焼結する段階を含む多層セラミック回路基板の製造方法を提供する。【選択図】図3
請求項（抜粋）：
複数のセラミックグリーンシートを設ける段階と、
前記複数のセラミックグリーンシートのうち少なくとも1つのセラミックグリーンシートに所望のライン形状の溝部と前記溝部に連結されたビアホールを形成する段階と、
前記ビアホールを導電性物質で充填して導電性ビアを形成する段階と、
前記溝部を導電性物質で充填して前記導電性ビアに連結された回路ラインを形成する段階と、
前記複数のセラミックグリーンシートを積層してセラミックグリーンシートの積層体を形成する段階と、
前記セラミックグリーンシートの積層体を焼結する段階とを含むことを特徴とする多層セラミック回路基板の製造方法。
IPC (2件)：
FI (3件)：
H05K3/46 H
, H05K3/46 N
, H05K3/10 E
5E343AA02
, 5E343AA22
, 5E343BB02
, 5E343BB21
, 5E343BB72
, 5E343DD03
, 5E343ER35
, 5E343GG08
, 5E343GG11
, 5E346AA12
, 5E346AA15
, 5E346AA22
, 5E346AA29
, 5E346AA43
, 5E346BB20
, 5E346CC16
, 5E346CC31
, 5E346DD01
, 5E346DD11
, 5E346DD34
, 5E346DD45
, 5E346EE23
, 5E346FF18
, 5E346FF22
, 5E346GG06
, 5E346GG09
, 5E346HH26
, 5E346HH33
出願人引用 (8件)
全件表示
審査官引用 (8件)
全件表示
前のページに戻る
