特許
J-GLOBAL ID：201303077697296957

半導体装置の製造方法

発明者：
中田 健

中田 健 について


出願人/特許権者：
住友電工デバイス・イノベーション株式会社

住友電工デバイス・イノベーション株式会社 について


代理人 (1件)： 片山 修平
公報種別：公開公報
出願番号（国際出願番号）：特願2013-035044
公開番号（公開出願番号）：特開2013-149985
出願日： 2013年02月25日
公開日（公表日）： 2013年08月01日
要約：
【課題】基板のGaN系半導体層との界面付近に形成されるP型拡散領域を介し流れる電流を抑制することが可能な半導体装置の製造方法を提供すること。【解決手段】本発明は、基板10上にMOCVD法を用いGaN、AlNおよびInNの少なくとも1つを含む半導体層20を成長する工程において前記基板への前記半導体層のIII族元素の拡散領域が形成される半導体装置の製造方法において、前記半導体層を形成する前に、前記基板内の前記領域に前記III族元素の拡散によるアクセプタを補償する元素を導入することを特徴とする半導体装置の製造方法である。【選択図】図2
請求項（抜粋）：
基板上にMOCVD法を用いGaN、AlNおよびInNの少なくとも1つを含む半導体層を成長する工程において前記基板への前記半導体層のIII族元素の拡散領域が形成される半導体装置の製造方法において、 前記半導体層を形成する前に、前記基板内の前記領域に前記III族元素の拡散によるアクセプタを補償する元素を導入することを特徴とする半導体装置の製造方法。
IPC (5件)：
H01L 21/338 ,  H01L 29/778 ,  H01L 29/812 ,  H01L 21/205 ,  H01S 5/343
FI (3件)：
H01L29/80 H ,  H01L21/205 ,  H01S5/343 610
Fターム (35件)：
5F045AA04 ,  5F045AB09 ,  5F045AB14 ,  5F045AB17 ,  5F045AD14 ,  5F045AD15 ,  5F045AF03 ,  5F045BB16 ,  5F045CA07 ,  5F045DA53 ,  5F045EB15 ,  5F045HA05 ,  5F045HA06 ,  5F102GB01 ,  5F102GC01 ,  5F102GD01 ,  5F102GJ03 ,  5F102GK04 ,  5F102GL04 ,  5F102GM04 ,  5F102GQ01 ,  5F102GR01 ,  5F102GR07 ,  5F102GS01 ,  5F102GT01 ,  5F102GV08 ,  5F102HC07 ,  5F173AH22 ,  5F173AH48 ,  5F173AJ05 ,  5F173AJ13 ,  5F173AJ23 ,  5F173AJ30 ,  5F173AP05 ,  5F173AP54
引用特許：
出願人引用 (5件)
全件表示
審査官引用 (5件)
全件表示

前のページに戻る

TOP

BOTTOM