特許
J-GLOBAL ID：201303083984019140

半導体記憶装置

発明者：
御厨 泰男

御厨 泰男 について


出願人/特許権者：
旭化成エレクトロニクス株式会社

旭化成エレクトロニクス株式会社 について


代理人 (3件)： 森 哲也 ,  内藤 嘉昭 ,  田中 秀▲てつ▼
公報種別：特許公報
出願番号（国際出願番号）：特願2000-326289
公開番号（公開出願番号）：特開2002-133853
特許番号：特許第4808838号
出願日： 2000年10月26日
公開日（公表日）： 2002年05月10日
請求項（抜粋）：
【請求項1】 シリアル入力されるNビット(Nは自然数)のアドレス信号に対応するメモリセルに記憶されたデータを出力する半導体記憶装置であって、 前記Nビットのアドレス信号をシリアル入力し当該アドレス信号のうち最初にシリアル入力されるものからMビット(Mは、1≦M≦N-1なる自然数)のアドレス信号をデコードしてこのアドレス信号で指示されるメモリセルを全て選択するデコード部と、 当該デコード部で選択されたMビットのアドレス信号で指示されるメモリセルに接続されたビット線を活性させる活性手段と、 前記Nビットのアドレス信号のうちデコードしたMビットを除くアドレス信号及びセンスアンプ信号に基づいて、前記活性手段で活性されたビット線のうちセンスアンプに接続すべきビット線を選択するビット線選択手段と、 前記センスアンプ信号により活性状態となり且つ前記ビット線選択手段で選択されたビット線についてデータ確定動作を行い確定結果を出力するセンスアンプ部と、を備え、 前記センスアンプ信号は、前記Nビットのアドレス信号が全て前記デコード部に入力された時点でこれをトリガとして出力され、 前記活性手段は、前記ビット線選択手段でビット線の選択動作が行われるタイミングを基準として設定した所定時間だけ、前記選択動作が行われるタイミングに先立って前記ビット線を活性させることを特徴とする半導体記憶装置。
IPC (2件)：
G11C 7/00 ( 200 6.01) ,  G11C 16/02 ( 200 6.01)
FI (2件)：
G11C 7/00 311 C ,  G11C 17/00 613
引用特許：
出願人引用 (15件)
  • 半導体記憶装置
    公報種別：公開公報   出願番号：特願2000-089561   出願人：株式会社東芝
  • 半導体記憶装置
    公報種別：公開公報   出願番号：特願平10-087250   出願人：旭化成マイクロシステム株式会社
  • 特開平4-337596
全件表示
審査官引用 (12件)
  • 半導体記憶装置
    公報種別：公開公報   出願番号：特願2000-089561   出願人：株式会社東芝
  • 半導体記憶装置
    公報種別：公開公報   出願番号：特願平9-313965   出願人：シャープ株式会社
  • 半導体記憶装置
    公報種別：公開公報   出願番号：特願平10-087250   出願人：旭化成マイクロシステム株式会社
全件表示

前のページに戻る

TOP

BOTTOM