特許
J-GLOBAL ID：201303092279768124
半導体装置の製造方法
発明者：
,
,
,
出願人/特許権者：
代理人 (1件)：
緒方 保人
公報種別：公開公報
出願番号（国際出願番号）：特願2012-046431
公開番号（公開出願番号）：特開2013-183059
出願日： 2012年03月02日
公開日（公表日）： 2013年09月12日
要約：
【課題】安定した接合により、接合バンプを高くした場合でも、接合不足が発生せず、熱ストレスによる内部応力を低減でき、またパッシベーション膜へのダメージをなくした半導体装置の製造方法を提供する。【解決手段】ペリフェラル型構成のインターポーザ17の上層が金めっきのボンディングランド21に、1段の金のバンプ24を形成すると共に、中央部配置のダミーランド22上にレジスト23を形成し、半導体素子10には、上層が金めっきのボンディングパッド11とダミーボンディングパッド25の上にそれぞれ1段の金のバンプ24を形成し、これらのバンプ24により多段バンプのフリップチップ接合を行う。この接合は、熱及び超音波又は圧力を用いたGGI法が適用される。【選択図】図1
請求項（抜粋）：
インターポーザ上に半導体素子をバンプにより接合するバンプ接合工程を有する半導体装置の製造方法において、
上記インターポーザに、所定のボンディングランドとは別にダミーランドを形成すると共に、このダミーランド上にレジストを形成し、
上記半導体素子には、上記インターポーザのレジストに対向する位置にボンディングパッドを介してダミーバンプを形成し、
上記バンプ接合工程では、上記インターポーザのダミーランド上のレジストに、上記半導体素子のダミーバンプを当接しながら、上記インターポーザのボンディングランドに対し上記半導体素子のボンディングパッドを多段バンプにより接合することを特徴とする半導体装置の製造方法。
IPC (2件)：
FI (2件)：
H01L21/60 311Q
, H01L23/12 501B
5F044KK11
, 5F044KK16
, 5F044KK17
, 5F044KK18
, 5F044KK21
, 5F044LL00
, 5F044QQ01
, 5F044QQ02
, 5F044QQ03
, 5F044QQ06
出願人引用 (5件)
全件表示
審査官引用 (3件)
前のページに戻る
