特許
J-GLOBAL ID：201403003913220395

半導体ダイコア領域におけるR-Cクランプ回路の分散型ビルディングブロック

発明者：
レザ・ジャリリゼイナリ

レザ・ジャリリゼイナリ について

, 
エヴァン・シアンスリ

エヴァン・シアンスリ について

, 
スリーカー・アール・ドゥンディガル

スリーカー・アール・ドゥンディガル について

, 
ユージン・アール・ウォーリー

ユージン・アール・ウォーリー について


出願人/特許権者：
クアルコム,インコーポレイテッド

クアルコム,インコーポレイテッド について


代理人 (2件)： 村山 靖彦 ,  黒田 晋平
公報種別：公表公報
出願番号（国際出願番号）：特願2013-556872
公開番号（公開出願番号）：特表2014-511576
出願日： 2012年03月01日
公開日（公表日）： 2014年05月15日
要約：
半導体ダイは、半導体ダイの静電放電(ESD)保護のための抵抗器-キャパシタ(RC)クランプ回路を含む。RCクランプ回路は、パッドリングにおいて、および半導体ダイのコア領域において分散されるビルディングブロックを含む。ビルディングブロックは、コア領域において少なくとも1つのキャパシタブロックを含む。RCクランプ回路は、分散されたビルディングブロックの各々の間のチップレベルの導電層の接続も含む。
請求項（抜粋）：
コア領域およびパッドリングを含む半導体ダイと、 前記コア領域において構成されるタイマーベースのクランプ回路であり、前記クランプ回路が、前記コア領域において分散されたビルディングブロックを含み、前記分散されたビルディングブロックが、前記コア領域において構成される前記クランプ回路の少なくとも1つのキャパシタブロックを含む、タイマーベースのクランプ回路と、 前記分散されたビルディングブロックを結合する複数のチップレベルの導電層と を備える装置。
IPC (4件)：
H01L 27/04 ,  H01L 21/822 ,  H01L 21/82 ,  H03K 19/003
FI (3件)：
H01L27/04 H ,  H01L21/82 B ,  H03K19/003 B
Fターム (17件)：
5F038BH02 ,  5F038BH03 ,  5F038BH13 ,  5F038BH15 ,  5F038CA07 ,  5F038CD14 ,  5F038EZ20 ,  5F064AA06 ,  5F064BB05 ,  5F064BB07 ,  5F064BB35 ,  5F064CC09 ,  5F064CC22 ,  5F064CC23 ,  5J032AA00 ,  5J032AB02 ,  5J032AC18
引用特許：
審査官引用 (8件)
全件表示

前のページに戻る

TOP

BOTTOM