有効化回路を含むデバイスおよびシステム

発明者： ,
出願人/特許権者：
代理人 (2件)：野村泰久 , 大菅義之
公報種別：公表公報
出願番号（国際出願番号）：特願2014-512877
公開番号（公開出願番号）：特表2014-515539
出願日： 2012年05月15日
公開日（公表日）： 2014年06月30日
要約：

有効化回路を含む、デバイスおよびシステムの例が説明される。周辺回路および/またはI/O回路を含む、デバイスの異なる部分を操作するために、2つの電圧源が使用され得る。1つ以上のデバイスの周辺回路の電圧源が無効化されるときに、そのデバイスのI/O回路は無効化され得る。いくつかの例において、電力は、部分的にI/O回路を通じてDC電流路を排除または低減することによって有利に節約され得る。【選択図】図2

請求項（抜粋）：

複数のデバイスと、コントローラと、前記複数のデバイスおよび前記コントローラに結合された入力/出力(I/O)バスと、を備え、前記複数のデバイスがそれぞれ、複数のメモリセルを含むメモリアレイと、前記メモリアレイに結合され、第1の電源電圧を受電するように構成される、周辺回路と、前記I/Oバスに結合され、前記第1の電源電圧とは異なる第2の電源電圧を受電するように構成される入力/出力回路であって、制御信号に従って無効化されるようにさらに構成される、入力/出力回路と、前記I/O回路に結合され、少なくとも部分的に、前記第1の電源電圧の電圧に基づいて、前記制御信号を提供するように構成される、有効化回路と、を備える、システム。

IPC (1件)：

G11C 16/06

FI (4件)：

G11C17/00 636 , G11C17/00 631 , G11C17/00 632Z , G11C17/00 632D

Fターム (13件)：

5B125BA01 , 5B125CA02 , 5B125DE13 , 5B125EA07 , 5B125EF02 , 5B125EF03 , 5B125EF10 , 5B125EG08 , 5B125EG18 , 5B125EG19 , 5B125EH01 , 5B125EJ04 , 5B125FA02

引用特許：

審査官引用 (8件)

特開平4-341997
2電源保護回路
公報種別：公開公報出願番号：特願2001-090737 出願人：インターナショナル・ビジネス・マシーンズ・コーポレーション
電位検出回路及びそれを具備する半導体集積回路
公報種別：公開公報出願番号：特願2004-364112 出願人：セイコーエプソン株式会社

全件表示

前のページに戻る