特許

J-GLOBAL ID：201403048403879868

ホール素子及びその製造方法

発明者： 弥生 達彦
出願人/特許権者： 旭化成エレクトロニクス株式会社
代理人 (3件)： 森 哲也 ,  小西 恵 ,  田中 秀▲てつ▼
公報種別：公開公報
出願番号（国際出願番号）：特願2012-269117
公開番号（公開出願番号）：特開2014-116448
出願日： 2012年12月10日
公開日（公表日）： 2014年06月26日
要約：

【課題】不揮発性メモリを使用せずともオフセット電圧が小さいホール素子構造を実現するとともに、システマティックなオフセット電圧が小さいSiモノリシックホール素子及びその製造方法を提供すること。【解決手段】ホール素子10は、p型のシリコンからなるp型半導体性基板層11と、p型半導体基板層11の表面に設けられたn型不純物領域12と、n型不純物領域12の表面に設けられた第1のp型領域13aと、n型不純物領域12の表面で、かつ第1のp型領域13aの両側部に設けられたn型領域14aと、n型不純物領域12の両側部に設けられたp型不純物領域15aと、p型不純物領域15aの表面に設けられた第2のp型領域13bと、p型不純物領域15aの両側部に設けられたダミーパターンn型不純物領域19とを備えている。【選択図】図8

請求項（抜粋）：

ホール効果を利用して磁界を検出し、オフセット電圧を低減するように構成されたホール素子において、 p型のシリコンからなるp型半導体性基板層と、 該p型半導体基板層の表面に設けられたn型不純物領域と、 該n型不純物領域の表面に設けられた第1のp型領域と、 前記n型不純物領域の表面で、かつ前記第1のp型領域の両側部に設けられたn型領域と、 前記n型不純物領域の両側部に設けられたp型不純物領域と、 該p型不純物領域の表面に設けられた第2のp型領域と、 前記p型不純物領域の両側部に設けられたダミーパターンn型不純物領域と を備えていることを特徴とするホール素子。

IPC (1件)：

H01L 43/06

FI (2件)：

H01L43/06 P ,  H01L43/06 Z

Fターム (11件)：

5F092AA14 ,  5F092AB01 ,  5F092AC02 ,  5F092AD07 ,  5F092BA03 ,  5F092BA12 ,  5F092BA22 ,  5F092BA37 ,  5F092CA07 ,  5F092CA08 ,  5F092EA01

引用特許：

出願人引用 (6件)

• 縦型ホール素子
  公報種別：公開公報   出願番号：特願2004-314416   出願人：株式会社デンソー
• ホール素子
  公報種別：公開公報   出願番号：特願平9-072866   出願人：株式会社東芝
• 縦型ホール素子
  公報種別：公開公報   出願番号：特願2004-204585   出願人：株式会社デンソー
• 特開昭51-090586
  
• 横型ホール素子
  公報種別：公開公報   出願番号：特願平7-178779   出願人：株式会社東芝
• 磁気センサ及び磁気検出方法
  公報種別：公開公報   出願番号：特願2006-278087   出願人：株式会社デンソー