特許
J-GLOBAL ID：201403070421919830
半導体記憶装置
発明者：
出願人/特許権者：
代理人 (1件)：
酒井 宏明
公報種別：公開公報
出願番号（国際出願番号）：特願2013-046617
公開番号（公開出願番号）：特開2014-175457
出願日： 2013年03月08日
公開日（公表日）： 2014年09月22日
要約：
【課題】強誘電体膜がゲート絶縁膜に設けられたメモリセルの周辺回路の製造工程を効率化する。【解決手段】ワード線ドライバ9にはレベルコンバータが設けられ、このレベルコンバータには、インバータV1、P型トランジスタP2、P3およびN型トランジスタN2、N3が設けられ、P型トランジスタP1〜P3のゲート絶縁膜には強誘電体膜が設けられ、P型トランジスタP2、P3のチャネル不純物濃度は、ワード線ドライバ9以外の周辺回路のP型トランジスタのチャネル不純物濃度より高い。【選択図】図5
請求項（抜粋）：
強誘電体膜がゲート絶縁膜に設けられたメモリセルと、
前記メモリセルの制御ゲート電極に接続されたワード線と、
前記メモリセルの周辺に設けられた周辺回路として、前記強誘電体膜がゲート絶縁膜に設けられたトランジスタを有し、前記ワード線を駆動するワード線ドライバとを備え、
前記ワード線ドライバに用いられて前記ワード線を駆動する駆動電圧が印加されるP型トランジスタのチャネル不純物濃度が、前記強誘電体膜がゲート絶縁膜に設けられ前記ワード線ドライバ以外の周辺回路に用いられて前記駆動電圧よりも低い電圧が印加されるP型トランジスタのチャネル不純物濃度よりも高く、前記強誘電体膜がゲート絶縁膜に設けられ前記ワード線ドライバ以外の周辺回路に用いられるN型トランジスタのチャネル不純物濃度は、前記メモリセルに用いられるセルトランジスタのチャネル不純物濃度よりも高く、前記ワード線ドライバ以外の周辺回路に用いられる前記N型トランジスタおよび前記セルトランジスタの各チャネル不純物濃度よりも低いチャネル不純物濃度を有するN型トランジスタが前記ワード線ドライバに用いられることを特徴とする半導体記憶装置。
IPC (3件)：
H01L 27/105
, H01L 21/824
, H01L 27/10
H01L27/10 444A
, H01L27/10 481
5F083FR05
, 5F083FR06
, 5F083GA27
, 5F083JA02
, 5F083JA03
, 5F083JA39
, 5F083JA40
, 5F083LA03
, 5F083LA04
, 5F083LA05
, 5F083LA07
, 5F083LA08
, 5F083LA10
