特許
J-GLOBAL ID：201403088177358355

扁平形状の超小型電子パッケージ、扁平形状の超小型電子パッケージの製造方法、および、扁平形状の超小型電子パッケージを含む電子アセンブリ

発明者：
マヌシャロウ、マシュー ジェイ.

マヌシャロウ、マシュー ジェイ. について

, 
ナラ、ラヴィ

ナラ、ラヴィ について


出願人/特許権者：
インテル・コーポレーション

インテル・コーポレーション について


代理人 (1件)： 龍華国際特許業務法人
公報種別：公表公報
出願番号（国際出願番号）：特願2013-542041
公開番号（公開出願番号）：特表2013-546191
出願日： 2011年11月18日
公開日（公表日）： 2013年12月26日
要約：
扁平形状の超小型電子パッケージは、ダイ(110)(第1面(111)と第2面(112)とを有する)と、パッケージ基板(120)とを含む。基板は、パッケージ基板の第1面(126)を形成する電気的絶縁層(121)と、ダイに接続された導電層(122)と、パッケージ基板の第2面(127)を形成する、導電層の上に設けられた保護層(123)とを含む。ダイの第1面は、基板の第1面に位置する。絶縁層の内部には、内部に複数のパッド(130)が形成される。パッケージは、さらに、基板の第1面に位置する配線構造アレイ(140)を含む。配線構造アレイのなかの各配線構造は、第1端(141)と第2端(142)とを有し、第1端が、パッドのいずれかに接続されている。【選択図】図1
請求項（抜粋）：
扁平形状の超小型電子パッケージであって、 第1面と、これに対向する第2面とを有する超小型電子ダイと、 前記超小型電子ダイの少なくとも一部の周りに構築されたパッケージ基板と を備え、 前記パッケージ基板は、 前記超小型電子ダイの前記第1面が位置する前記パッケージ基板の第1面を形成し、内部に複数のパッドが形成された電気的絶縁層と、 前記超小型電子ダイに電気的に接続された導電層と、 前記パッケージ基板の第2面を形成する、前記導電層の上に設けられた保護層と、 前記パッケージ基板の前記第1面に設けられた導電性の配線構造アレイと を有し、 前記配線構造アレイのうちの個々の配線構造は、第1端と、これに対向する第2端とを有し、 前記第1端は、前記複数のパッドのいずれかに接続される、 扁平形状の超小型電子パッケージ。
IPC (5件)：
H01L 23/12 ,  H01L 23/40 ,  H01L 25/10 ,  H01L 25/18 ,  H05K 1/18
FI (5件)：
H01L23/12 501S ,  H01L23/12 501B ,  H01L23/40 C ,  H01L25/10 Z ,  H05K1/18 J
Fターム (15件)：
5E336AA04 ,  5E336AA08 ,  5E336AA10 ,  5E336AA16 ,  5E336BB02 ,  5E336BB05 ,  5E336BC01 ,  5E336BC40 ,  5E336CC32 ,  5E336CC43 ,  5E336CC55 ,  5E336GG30 ,  5F136BA30 ,  5F136BB18 ,  5F136DA03
引用特許：
出願人引用 (5件)
全件表示
審査官引用 (5件)
全件表示

前のページに戻る

TOP

BOTTOM