特許
J-GLOBAL ID：201403097455693828
パワー半導体モジュール
発明者：
出願人/特許権者：
代理人 (1件)：
榊原 弘造
公報種別：公開公報
出願番号（国際出願番号）：特願2012-175515
公開番号（公開出願番号）：特開2014-036065
出願日： 2012年08月08日
公開日（公表日）： 2014年02月24日
要約：
【課題】スイッチングタイミングのずれを抑制し、長手方向寸法を小型化する。【解決手段】IGBTとダイオードとを3相インバータ回路のU相に設けたパワー半導体モジュールにおいて、パターン2UaのうちP端子が電気接続される部分をQUUa,FWDUUaの前端とQUUb,FWDUUbの後端の間かつQUUa,QUUbの右端とFWDUUa,FWDUUbの左端の間の線対称中心CL1上に配置し、パターン2UbのうちU端子が電気接続される部分をQULaの前端とQULbの後端の間かつQULa,QULbの左右端の間の線対称中心CL1,CL2,CL3上に配置し、パターン2UcのうちN端子が電気接続される部分をFWDULaの後端とFWDULbの前端の間かつFWDULa,FWDULbの左右端の間の線対称中心線CL2,CL3上に配置した。【選択図】図4
請求項（抜粋）：
3相インバータ回路のU相(PU)の一部を構成するU相用絶縁基板(2U)を設け、
第1導体パターン(2Ua)と第2導体パターン(2Ub)と第3導体パターン(2Uc)と第4導体パターン(2Ud)と第5導体パターン(2Ue)とをモジュール長手方向に並べてU相用絶縁基板(2U)の上面に形成し、
第1導体パターン(2Ua)を、第2導体パターン(2Ub)に対し、モジュール長手方向の第1の側に隣接させて配置し、
第3導体パターン(2Uc)を、第2導体パターン(2Ub)に対し、モジュール長手方向の第1の側の反対側である、モジュール長手方向の第2の側に隣接させて配置し、
第4導体パターン(2Ud)を、第1導体パターン(2Ua)に対し、モジュール長手方向の第1の側に隣接させて配置し、
第5導体パターン(2Ue)を、第3導体パターン(2Uc)に対し、モジュール長手方向の第2の側に隣接させて配置し、
U相用絶縁基板(2U)の下面と放熱部材(1)の上面とを接合し、
第1IGBTチップ(QUUa)が、第1ダイオードチップ(FWDUUa)に対し、モジュール長手方向の第1の側に位置するように、第1IGBTチップ(QUUa)および第1ダイオードチップ(FWDUUa)を、モジュール長手方向に隣接させて第1導体パターン(2Ua)に搭載し、かつ、第1IGBTチップ(QUUa)のコレクタ電極と第1導体パターン(2Ua)とを接続すると共に、第1ダイオードチップ(FWDUUa)のカソード電極と第1導体パターン(2Ua)とを接続し、
第2IGBTチップ(QUUb)が、第2ダイオードチップ(FWDUUb)に対し、モジュール長手方向の第1の側に位置するように、第2IGBTチップ(QUUb)および第2ダイオードチップ(FWDUUb)を、モジュール長手方向に隣接させて第1導体パターン(2Ua)に搭載し、かつ、第2IGBTチップ(QUUb)のコレクタ電極と第1導体パターン(2Ua)とを接続すると共に、第2ダイオードチップ(FWDUUb)のカソード電極と第1導体パターン(2Ua)とを接続し、
第1IGBTチップ(QUUa)が、第2IGBTチップ(QUUb)に対し、モジュール長手方向に直交するモジュール短手方向の第1の側に位置するように、かつ、第1IGBTチップ(QUUa)と第2IGBTチップ(QUUb)との間に第1の間隔(W1)を有するように、第1IGBTチップ(QUUa)および第2IGBTチップ(QUUb)をモジュール短手方向に配列し、
第1ダイオードチップ(FWDUUa)が、第2ダイオードチップ(FWDUUb)に対し、モジュール短手方向の第1の側に位置するように、かつ、第1ダイオードチップ(FWDUUa)と第2ダイオードチップ(FWDUUb)との間に第2の間隔(W2)を有するように、第1ダイオードチップ(FWDUUa)および第2ダイオードチップ(FWDUUb)をモジュール短手方向に配列し、
第3IGBTチップ(QUUc)が、第3ダイオードチップ(FWDUUc)に対し、モジュール長手方向の第1の側に位置するように、第3IGBTチップ(QUUc)および第3ダイオードチップ(FWDUUc)を、モジュール長手方向に隣接させて第1導体パターン(2Ua)に搭載し、かつ、第3IGBTチップ(QUUc)のコレクタ電極と第1導体パターン(2Ua)とを接続すると共に、第3ダイオードチップ(FWDUUc)のカソード電極と第1導体パターン(2Ua)とを接続し、
第3IGBTチップ(QUUc)が、第1IGBTチップ(QUUa)に対し、モジュール短手方向の第1の側に位置するように、かつ、第3IGBTチップ(QUUc)と第1IGBTチップ(QUUa)との間に第3の間隔(W3)を有するように、第3IGBTチップ(QUUc)および第1IGBTチップ(QUUa)をモジュール短手方向に配列し、
第3ダイオードチップ(FWDUUc)が、第1ダイオードチップ(FWDUUa)に対し、モジュール短手方向の第1の側に位置するように、かつ、第3ダイオードチップ(FWDUUc)と第1ダイオードチップ(FWDUUa)との間に第4の間隔(W4)を有するように、第3ダイオードチップ(FWDUUc)および第1ダイオードチップ(FWDUUa)をモジュール短手方向に配列し、
第4IGBTチップ(QUUd)が、第4ダイオードチップ(FWDUUd)に対し、モジュール長手方向の第1の側に位置するように、第4IGBTチップ(QUUd)および第4ダイオードチップ(FWDUUd)を、モジュール長手方向に隣接させて第1導体パターン(2Ua)に搭載し、かつ、第4IGBTチップ(QUUd)のコレクタ電極と第1導体パターン(2Ua)とを接続すると共に、第4ダイオードチップ(FWDUUd)のカソード電極と第1導体パターン(2Ua)とを接続し、
第4IGBTチップ(QUUd)が、第2IGBTチップ(QUUb)に対し、モジュール短手方向の第1の側の反対側である、モジュール短手方向の第2の側に位置するように、かつ、第4IGBTチップ(QUUd)と第2IGBTチップ(QUUb)との間に第5の間隔(W5)を有するように、第4IGBTチップ(QUUd)および第2IGBTチップ(QUUb)をモジュール短手方向に配列し、
第4ダイオードチップ(FWDUUd)が、第2ダイオードチップ(FWDUUb)に対し、モジュール短手方向の第2の側に位置するように、かつ、第4ダイオードチップ(FWDUUd)と第2ダイオードチップ(FWDUUb)との間に第6の間隔(W6)を有するように、第4ダイオードチップ(FWDUUd)および第2ダイオードチップ(FWDUUb)をモジュール短手方向に配列し、
第5IGBTチップ(QULa)が、第5ダイオードチップ(FWDULa)に対し、モジュール長手方向の第1の側に位置するように、第5IGBTチップ(QULa)および第5ダイオードチップ(FWDULa)を、モジュール長手方向に隣接させて第2導体パターン(2Ub)に搭載し、かつ、第5IGBTチップ(QULa)のコレクタ電極と第2導体パターン(2Ub)とを接続すると共に、第5ダイオードチップ(FWDULa)のカソード電極と第2導体パターン(2Ub)とを接続し、
第6IGBTチップ(QULb)が、第6ダイオードチップ(FWDULb)に対し、モジュール長手方向の第1の側に位置するように、第6IGBTチップ(QULb)および第6ダイオードチップ(FWDULb)を、モジュール長手方向に隣接させて第2導体パターン(2Ub)に搭載し、かつ、第6IGBTチップ(QULb)のコレクタ電極と第2導体パターン(2Ub)とを接続すると共に、第6ダイオードチップ(FWDULb)のカソード電極と第2導体パターン(2Ub)とを接続し、
第5IGBTチップ(QULa)が、第6IGBTチップ(QULb)に対し、モジュール短手方向の第1の側に位置するように、かつ、第5IGBTチップ(QULa)と第6IGBTチップ(QULb)との間に第7の間隔(W7)を有するように、第5IGBTチップ(QULa)および第6IGBTチップ(QULb)をモジュール短手方向に配列し、
第5ダイオードチップ(FWDULa)が、第6ダイオードチップ(FWDULb)に対し、モジュール短手方向の第1の側に位置するように、かつ、第5ダイオードチップ(FWDULa)と第6ダイオードチップ(FWDULb)との間に第8の間隔(W8)を有するように、第5ダイオードチップ(FWDULa)および第6ダイオードチップ(FWDULb)をモジュール短手方向に配列し、
第7IGBTチップ(QULc)が、第7ダイオードチップ(FWDULc)に対し、モジュール長手方向の第1の側に位置するように、第7IGBTチップ(QULc)および第7ダイオードチップ(FWDULc)を、モジュール長手方向に隣接させて第2導体パターン(2Ub)に搭載し、かつ、第7IGBTチップ(QULc)のコレクタ電極と第2導体パターン(2Ub)とを接続すると共に、第7ダイオードチップ(FWDULc)のカソード電極と第2導体パターン(2Ub)とを接続し、
第7IGBTチップ(QULc)が、第5IGBTチップ(QULa)に対し、モジュール短手方向の第1の側に位置するように、かつ、第7IGBTチップ(QULc)と第5IGBTチップ(QULa)との間に第9の間隔(W9)を有するように、第7IGBTチップ(QULc)および第5IGBTチップ(QULa)をモジュール短手方向に配列し、
第7ダイオードチップ(FWDULc)が、第5ダイオードチップ(FWDULa)に対し、モジュール短手方向の第1の側に位置するように、かつ、第7ダイオードチップ(FWDULc)と第5ダイオードチップ(FWDULa)との間に第10の間隔(W10)を有するように、第7ダイオードチップ(FWDULc)および第5ダイオードチップ(FWDULa)をモジュール短手方向に配列し、
第8IGBTチップ(QULd)が、第8ダイオードチップ(FWDULd)に対し、モジュール長手方向の第1の側に位置するように、第8IGBTチップ(QULd)および第8ダイオードチップ(FWDULd)を、モジュール長手方向に隣接させて第2導体パターン(2Ub)に搭載し、かつ、第8IGBTチップ(QULd)のコレクタ電極と第2導体パターン(2Ub)とを接続すると共に、第8ダイオードチップ(FWDULd)のカソード電極と第2導体パターン(2Ub)とを接続し、
第8IGBTチップ(QULd)が、第6IGBTチップ(QULb)に対し、モジュール短手方向の第2の側に位置するように、かつ、第8IGBTチップ(QULd)と第6IGBTチップ(QULb)との間に第11の間隔(W11)を有するように、第8IGBTチップ(QULd)および第6IGBTチップ(QULb)をモジュール短手方向に配列し、
第8ダイオードチップ(FWDULd)が、第6ダイオードチップ(FWDULb)に対し、モジュール短手方向の第2の側に位置するように、かつ、第8ダイオードチップ(FWDULd)と第6ダイオードチップ(FWDULb)との間に第12の間隔(W12)を有するように、第8ダイオードチップ(FWDULd)および第6ダイオードチップ(FWDULb)をモジュール短手方向に配列し、
モジュール長手方向に延びている第1ワイヤ(3UU1a)によって、第1ダイオードチップ(FWDUUa)のアノード電極と第2導体パターン(2Ub)とを接続し、
モジュール長手方向に延びている第2ワイヤ(3UU1b)によって、第2ダイオードチップ(FWDUUb)のアノード電極と第2導体パターン(2Ub)とを接続し、
モジュール長手方向に延びている第3ワイヤ(3UU1c)によって、第3ダイオードチップ(FWDUUc)のアノード電極と第2導体パターン(2Ub)とを接続し、
モジュール長手方向に延びている第4ワイヤ(3UU1d)によって、第4ダイオードチップ(FWDUUd)のアノード電極と第2導体パターン(2Ub)とを接続し、
モジュール長手方向に延びている第5ワイヤ(3UL1a)によって、第5ダイオードチップ(FWDULa)のアノード電極と第3導体パターン(2Uc)とを接続し、
モジュール長手方向に延びている第6ワイヤ(3UL1b)によって、第6ダイオードチップ(FWDULb)のアノード電極と第3導体パターン(2Uc)とを接続し、
モジュール長手方向に延びている第7ワイヤ(3UL1c)によって、第7ダイオードチップ(FWDULc)のアノード電極と第3導体パターン(2Uc)とを接続し、
モジュール長手方向に延びている第8ワイヤ(3UL1d)によって、第8ダイオードチップ(FWDULd)のアノード電極と第3導体パターン(2Uc)とを接続し、
モジュール長手方向に延びている第9ワイヤ(3UU2a)によって、第1IGBTチップ(QUUa)のエミッタ電極と第2導体パターン(2Ub)とを接続し、
モジュール長手方向に延びている第10ワイヤ(3UU2b)によって、第2IGBTチップ(QUUb)のエミッタ電極と第2導体パターン(2Ub)とを接続し、
モジュール長手方向に延びている第11ワイヤ(3UU2c)によって、第3IGBTチップ(QUUc)のエミッタ電極と第2導体パターン(2Ub)とを接続し、
モジュール長手方向に延びている第12ワイヤ(3UU2d)によって、第4IGBTチップ(QUUd)のエミッタ電極と第2導体パターン(2Ub)とを接続し、
モジュール長手方向に延びている第13ワイヤ(3UL2a)によって、第5IGBTチップ(QULa)のエミッタ電極と第3導体パターン(2Uc)とを接続し、
モジュール長手方向に延びている第14ワイヤ(3UL2b)によって、第6IGBTチップ(QULb)のエミッタ電極と第3導体パターン(2Uc)とを接続し、
モジュール長手方向に延びている第15ワイヤ(3UL2c)によって、第7IGBTチップ(QULc)のエミッタ電極と第3導体パターン(2Uc)とを接続し、
モジュール長手方向に延びている第16ワイヤ(3UL2d)によって、第8IGBTチップ(QULd)のエミッタ電極と第3導体パターン(2Uc)とを接続し、
モジュール長手方向に延びている第17ワイヤ(3UU3a)によって、第1IGBTチップ(QUUa)のゲート電極と第4導体パターン(2Ud)とを接続し、
モジュール長手方向に延びている第18ワイヤ(3UU3b)によって、第2IGBTチップ(QUUb)のゲート電極と第4導体パターン(2Ud)とを接続し、
モジュール長手方向に延びている第19ワイヤ(3UU3c)によって、第3IGBTチップ(QUUc)のゲート電極と第4導体パターン(2Ud)とを接続し、
モジュール長手方向に延びている第20ワイヤ(3UU3d)によって、第4IGBTチップ(QUUd)のゲート電極と第4導体パターン(2Ud)とを接続し、
モジュール長手方向に延びている第21ワイヤ(3UL3a)によって、第5IGBTチップ(QULa)のゲート電極と第5導体パターン(2Ue)とを接続し、
モジュール長手方向に延びている第22ワイヤ(3UL3b)によって、第6IGBTチップ(QULb)のゲート電極と第5導体パターン(2Ue)とを接続し、
モジュール長手方向に延びている第23ワイヤ(3UL3c)によって、第7IGBTチップ(QULc)のゲート電極と第5導体パターン(2Ue)とを接続し、
モジュール長手方向に延びている第24ワイヤ(3UL3d)によって、第8IGBTチップ(QULd)のゲート電極と第5導体パターン(2Ue)とを接続し、
3相インバータ回路のU相(PU)の上アーム(PUU)の一部を構成する正極端子(P1)と、3相インバータ回路のU相(PU)の一部を構成する交流端子(U)と、3相インバータ回路のU相(PU)の下アーム(PUL)の一部を構成する負極端子(N1)と、3相インバータ回路のU相(PU)の上アーム(PUU)の一部を構成する第1ゲート電極端子(GUU)と、3相インバータ回路のU相(PU)の下アーム(PUL)の一部を構成する第2ゲート電極端子(GUL)とを設け、
正極端子(P1)と第1導体パターン(2Ua)とを電気的に接続し、
交流端子(U)と第2導体パターン(2Ub)とを電気的に接続し、
負極端子(N1)と第3導体パターン(2Uc)とを電気的に接続し、
第1ゲート電極端子(GUU)と第4導体パターン(2Ud)とを電気的に接続し、
第2ゲート電極端子(GUL)と第5導体パターン(2Ue)とを電気的に接続し、
それにより、3相インバータ回路のU相(PU)を構成し、
3相インバータ回路のV相(PV)をU相(PU)と同一形状に形成すると共に、V相(PV)を、U相(PU)に対し、モジュール長手方向の第1の側に隣接させて配置し、
3相インバータ回路のW相(PW)をU相(PU)と同一形状に形成すると共に、W相(PW)を、V相(PV)に対し、モジュール長手方向の第1の側に隣接させて配置したパワー半導体モジュール(100)において、
第1の間隔(W1)および第2の間隔(W2)を、第3の間隔(W3)、第4の間隔(W4)、第5の間隔(W5)および第6の間隔(W6)よりも大きい値に設定し、
第1導体パターン(2Ua)のうちの正極端子(P1)が電気的に接続される接続部分(2Ua1)の少なくとも一部分を、第1IGBTチップ(QUUa)および第1ダイオードチップ(FWDUUa)のモジュール短手方向の第2の側の端部と、第2IGBTチップ(QUUb)および第2ダイオードチップ(FWDUUb)のモジュール短手方向の第1の側の端部との間の位置であって、第1IGBTチップ(QUUa)および第2IGBTチップ(QUUb)のモジュール長手方向の第1の側の端部と、第1ダイオードチップ(FWDUUa)および第2ダイオードチップ(FWDUUb)のモジュール長手方向の第2の側の端部との間の位置に配置し、
第7の間隔(W7)を、第9の間隔(W9)および第11の間隔(W11)よりも大きい値に設定し、
第2導体パターン(2Ub)のうちの交流端子(U)が電気的に接続される接続部分(2Ub1)の少なくとも一部分を、第5IGBTチップ(QULa)のモジュール短手方向の第2の側の端部と、第6IGBTチップ(QULb)のモジュール短手方向の第1の側の端部との間の位置であって、第5IGBTチップ(QULa)および第6IGBTチップ(QULb)のモジュール長手方向の第1の側の端部と、第5IGBTチップ(QULa)および第6IGBTチップ(QULb)のモジュール長手方向の第2の側の端部との間の位置に配置し、
第8の間隔(W8)を、第10の間隔(W10)および第12の間隔(W12)よりも大きい値に設定し、
第3導体パターン(2Uc)のうちの負極端子(N1)が電気的に接続される接続部分(2Uc1)の少なくとも一部分を、第5ダイオードチップ(FWDULa)のモジュール短手方向の第2の側の端部と、第6ダイオードチップ(FWDULb)のモジュール短手方向の第1の側の端部との間の位置であって、第5ダイオードチップ(FWDULa)および第6ダイオードチップ(FWDULb)のモジュール長手方向の第1の側の端部と、第5ダイオードチップ(FWDULa)および第6ダイオードチップ(FWDULb)のモジュール長手方向の第2の側の端部との間の位置に配置し、
第1導体パターン(2Ua)の接続部分(2Ua1)を、第1IGBTチップ(QUUa)と第2IGBTチップ(QUUb)との線対称中心線(CL1)上であって、第3IGBTチップ(QUUc)と第4IGBTチップ(QUUd)との線対称中心線(CL1)上であって、第1ダイオードチップ(FWDUUa)と第2ダイオードチップ(FWDUUb)との線対称中心線(CL1)上であって、第3ダイオードチップ(FWDUUc)と第4ダイオードチップ(FWDUUd)との線対称中心線(CL1)上に配置し、
第2導体パターン(2Ub)の接続部分(2Ub1)を、第1・・・
IPC (4件)：
H01L 25/18
, H01L 25/07
, H02M 7/48
, H01L 23/473
H01L25/04 C
, H02M7/48 Z
, H01L23/46 Z
5F136CB08
, 5F136DA27
, 5H007AA06
, 5H007CA01
, 5H007CB05
, 5H007CC23
, 5H007HA03
, 5H007HA04
, 5H007HA06
出願人引用 (6件)
全件表示
審査官引用 (6件)
全件表示
前のページに戻る
