特許
J-GLOBAL ID：201503003283436170

プリント回路板の製造方法及びプリント回路板

発明者：
樋口 哲

樋口 哲 について


出願人/特許権者：
キヤノン株式会社

キヤノン株式会社 について


代理人 (8件)： 岡部 讓 ,  臼井 伸一 ,  越智 隆夫 ,  高橋 誠一郎 ,  吉澤 弘司 ,  齋藤 正巳 ,  木村 克彦 ,  田中 尚文
公報種別：公開公報
出願番号（国際出願番号）：特願2013-260254
公開番号（公開出願番号）：特開2015-118988
出願日： 2013年12月17日
公開日（公表日）： 2015年06月25日
要約：
【課題】半導体パッケージとプリント配線板を接合する際に、はんだを分離させずに、接合部内のボイドを減少させる製造方法およびプリント回路板を提供する。【解決手段】ボイド低減のために、はんだペーストをプリント配線板の電極パッドからずらして供給し、はんだの溶融時に流動させ、また、はんだペーストを供給するプリント配線板の電極パッドと隣接する外周領域に、ソルダーレジストで覆わない領域を形成し、半導体パッケージとプリント配線板の間隔を広げ、はんだの分離を防ぐ、プリント回路板の製造方法。【選択図】図1
請求項（抜粋）：
第1の電極パッドが表面に形成された第1のプリント配線板と、第2の電極パッドが表面に形成された第2のプリント配線板とを有し、はんだにより前記第1の電極パッドと前記第2の電極パッドとを接合したプリント回路板の製造方法において、 前記第2のプリント配線板には、前記第2の電極パッド上の外縁部がソルダーレジストに覆われている第1の領域と、前記第2の電極パッド上のソルダーレジストにより覆われていない第2の領域と、前記第2の領域と隣接する前記第2の電極パッド外周領域のうち、ソルダーレジストにより覆われていない第3の領域とが形成されており、 前記はんだペーストを前記第2の領域と前記第3の領域とにまたがる領域に供給し、前記第1のプリント配線板の前記第1の電極パッドが、前記第2のプリント配線板の前記第2の電極パッドと対向するように、前記第1のプリント配線板を前記第2のプリント配線板上に搭載し、加熱により前記はんだペーストを溶融させるとともに、溶融したはんだを前記第3の領域から前記第2の領域に向けて移動させることで、前記第1の電極パッドと前記第2の電極パッドを接合することを特徴とする、プリント回路板の製造方法。
IPC (2件)：
H05K 3/34 ,  H01L 23/12
FI (4件)：
H05K3/34 505B ,  H05K3/34 502E ,  H05K3/34 501Z ,  H01L23/12 F
Fターム (11件)：
5E319AA03 ,  5E319AB05 ,  5E319AC01 ,  5E319AC13 ,  5E319AC20 ,  5E319BB05 ,  5E319CC33 ,  5E319CD04 ,  5E319CD29 ,  5E319GG07 ,  5E319GG11
引用特許：
出願人引用 (8件)
全件表示
審査官引用 (8件)
全件表示

前のページに戻る

TOP

BOTTOM