特許
J-GLOBAL ID：201503007438683575

実装基板および電子機器

発明者：
青柳 哲理

青柳 哲理 について


出願人/特許権者：
ソニー株式会社

ソニー株式会社 について


代理人 (1件)： 特許業務法人つばさ国際特許事務所
公報種別：公開公報
出願番号（国際出願番号）：特願2014-074844
公開番号（公開出願番号）：特開2015-198145
出願日： 2014年03月31日
公開日（公表日）： 2015年11月09日
要約：
【課題】配線基板上の配線層を多層にすることなく、実装面の配線ピッチを狭くすることの可能な実装基板およびそれを備えた電子機器を提供する。【解決手段】本技術の実装基板は、配線基板と、配線基板の上面に接して形成された微細L/S層と、微細L/S層の上面に行列状に配置された複数の素子とを備える。配線基板は、複数の第1配線と、第1配線ごとに複数設けられ、かつ複数の素子の配列周期の整数倍の周期で配置された複数のビアとを有する。微細L/S層は、ビアごとに1つ以上設けられた複数の第2配線と、絶縁層とを有する。絶縁層は、各第2配線と、配線基板の上面との間に設けられており、各第2配線と、配線基板の上面とに接している。微細L/S層のL/Sは、複数の第1配線のL/Sよりも小さくなっている。隣り合う複数の素子が、1または複数の第2配線を介して、共通のビアに電気的に接続されている。【選択図】図7
請求項（抜粋）：
配線基板と、 前記配線基板の上面に接して形成された微細L/S(line and space)層と、 前記微細L/S層の上面に行列状に配置された複数の素子と を備え、 前記配線基板は、 層内で所定の方向に延在する複数の第1配線と、 前記第1配線ごとに複数設けられ、かつ複数の前記素子の配列周期の整数倍の周期で配置された複数のビアと を有し、 前記微細L/S層は、 前記ビアごとに1つ以上設けられた複数の第2配線と、 各前記第2配線と、前記配線基板の上面との間に設けられ、各前記第2配線と、前記配線基板の上面とに接する絶縁層と を有し、 前記微細L/S層のL/Sは、複数の前記第1配線のL/Sよりも小さくなっており、 隣り合う複数の前記素子が、1または複数の前記第2配線を介して、共通の前記ビアに電気的に接続されている 実装基板。
IPC (2件)：
H01L 33/00 ,  H05K 3/46
FI (4件)：
H01L33/00 H ,  H05K3/46 B ,  H05K3/46 Z ,  H05K3/46 Q
Fターム (27件)：
5E316AA35 ,  5E316AA43 ,  5E316BB11 ,  5E316BB16 ,  5E316CC08 ,  5E316CC32 ,  5E316DD17 ,  5E316DD22 ,  5E316EE33 ,  5E316FF07 ,  5E316HH33 ,  5E316JJ02 ,  5E316JJ03 ,  5F142AA31 ,  5F142AA81 ,  5F142CB14 ,  5F142CG03 ,  5F142CG32 ,  5F142DB37 ,  5F142DB54 ,  5F142EA02 ,  5F142EA06 ,  5F142EA10 ,  5F142EA34 ,  5F142FA30 ,  5F142GA02 ,  5F142GA26
引用特許：
審査官引用 (8件)
全件表示

前のページに戻る

TOP

BOTTOM