特許
J-GLOBAL ID:201503014958004048
半導体装置
発明者:
,
出願人/特許権者:
代理人 (1件):
特許業務法人信友国際特許事務所
公報種別:公開公報
出願番号(国際出願番号):特願2014-255292
公開番号(公開出願番号):特開2015-084440
出願日: 2014年12月17日
公開日(公表日): 2015年04月30日
要約:
【課題】チャネル領域に印加される応力分布のピークとソース領域近傍に発生する電位分布のピークの位置を最適化することで、キャリア速度を向上させて飽和電流特性を向上させることを可能にする。【解決手段】半導体基板11に形成されたチャネル領域12と、前記チャネル領域12の一方側に形成されたソース領域19と、前記チャネル領域12の他方側に形成されたドレイン領域20と、前記チャネル領域12上にゲート絶縁膜13を介して形成されたゲート電極14と、前記チャネル領域12に応力を印加する第1、第2応力導入層21、23を有し、前記チャネル領域12と前記ソース領域19とのpn接合境界と、前記チャネル領域12と前記ドレイン領域20とのpn接合境界の間に、前記ソース領域19側の応力分布のピークと前記ドレイン領域20側の応力分布のピークが位置する。【選択図】図1
請求項(抜粋):
半導体基板に形成されたチャネル領域と、
前記チャネル領域の一方側に形成されたソース側エクステンション領域と、
前記チャネル領域の一方側に、前記ソース側エクステンション領域を介して形成されたソース領域と、
前記チャネル領域の他方側に形成されたドレイン側エクステンション領域と、
前記チャネル領域の他方側に、前記ドレイン側エクステンション領域を介して形成されたドレイン領域と、
前記チャネル領域上にゲート絶縁膜を介して形成されたゲート電極と、
前記ゲート電極の側面に形成された第1側壁絶縁膜と、
前記第1側壁絶縁膜の外周に設けられた第2側壁絶縁膜と、
前記半導体基板内で、前記ソース領域及び前記ドレイン領域の下部から、前記ソース側エクステンション領域及び前記ドレイン側エクステンション領域の下部まで形成されている第1応力導入層と、
前記第2側壁絶縁膜と前記ソース領域及び前記ドレイン領域とを覆って形成されている第2応力導入層と、を有し、
前記チャネル領域と前記ソース領域とのpn接合境界と、前記チャネル領域と前記ドレイン領域とのpn接合境界の間に、前記ソース領域側の応力分布のピークと前記ドレイン領域側の応力分布のピークが位置し、
動作電圧の印加時に、前記チャネル領域における応力分布のピークが電位分布のピークに重なる
半導体装置。
IPC (4件):
H01L 21/336
, H01L 29/78
, H01L 21/768
, H01L 23/532
FI (3件):
H01L29/78 301S
, H01L29/78 301N
, H01L21/90 K
Fターム (57件):
5F033HH04
, 5F033HH07
, 5F033HH15
, 5F033HH17
, 5F033HH18
, 5F033HH19
, 5F033HH21
, 5F033HH25
, 5F033HH26
, 5F033HH27
, 5F033HH30
, 5F033HH32
, 5F033HH33
, 5F033KK25
, 5F033KK27
, 5F033RR04
, 5F033RR06
, 5F033SS04
, 5F033TT02
, 5F033TT08
, 5F033VV06
, 5F033XX19
, 5F140AA05
, 5F140AC28
, 5F140BA01
, 5F140BD09
, 5F140BD11
, 5F140BD12
, 5F140BD13
, 5F140BF01
, 5F140BF04
, 5F140BF05
, 5F140BF07
, 5F140BF08
, 5F140BF10
, 5F140BG04
, 5F140BG09
, 5F140BG10
, 5F140BG12
, 5F140BG14
, 5F140BG36
, 5F140BH13
, 5F140BH14
, 5F140BH27
, 5F140BJ01
, 5F140BJ08
, 5F140BK03
, 5F140BK05
, 5F140BK09
, 5F140BK13
, 5F140BK17
, 5F140BK21
, 5F140BK34
, 5F140CC03
, 5F140CC08
, 5F140CC15
, 5F140CE07
引用特許:
前のページに戻る